[发明专利]一种高存储容量的三维键合传感器的结构及其制造方法

说明书

本发明提供一种高存储容量的三维键合传感器及其制造方法，属于集成电路技术领域，包括：提供一第一晶圆结构和一第二晶圆结构，第一晶圆结构包括第一硅衬底、传感器的逻辑控制模块、SRAM模块、3D NAND的外围电路及3D NAND的存储单元阵列，逻辑控制模块、SRAM模块、3D NAND的外围电路及3D NAND的存储单元阵列集成于第一硅衬底同一侧，第二晶圆结构包括第二硅衬底及集成于第二硅衬底上的传感器的感应模块；第一晶圆结构与第二晶圆结构键合得到预处理传感器，对预处理传感器进行后续处理形成三维键合传感器。本发明的有益效果：仅需两片晶圆三维键合有利于提高良率；SRAM模块可代替三层堆叠CIS中的DRAM存储模块，额外的3D NAND模块可提供更高容量的数据存储功能。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种提供高存储容量的三维键合传感器的结构及其制造方法。

背景技术

目前为CIS芯片(CMOS Image Sensor，CMOS影像传感器简称CIS)增加存储单元采用的方法是将DRAM芯片(Dynamic Random Access Memory，动态随机存取存储器简称DRAM)堆叠在pixel(像素)芯片和ISP芯片(Image Signal Processing，图像信号处理简称ISP)的中间层。

该方法存在下述问题，首先，DRAM与Pixel及ISP共三层晶圆做三维键合堆叠，良率低；其次，DRAM需与Pixel和ISP的芯片尺寸保持一致，存储容量有限，无法满足某些需要更大数据存储容量和更高速数据处理应用的需求。

发明内容

针对现有技术中存在的问题，本发明涉及一种提供高存储容量的三维键合传感器及其制造方法。

本发明采用如下技术方案：

一种提供高存储容量的三维键合传感器制造方法，包括：

步骤S1、提供一第一晶圆结构和一第二晶圆结构，所述第一晶圆结构包括第一硅衬底、传感器的逻辑控制模块、SRAM模块以及3D NAND模块，所述逻辑控制模块、所述SRAM模块以及所述3D NAND模块集成于所述第一硅衬底的同一侧，所述第二晶圆结构包括第二硅衬底以及集成于所述第二硅衬底上的所述传感器的感应模块；

步骤S2、通过将所述第一晶圆结构具有所述3D NAND模块的一侧与所述第二晶圆结构具有所述感应模块的一侧进行键合以得到预处理传感器，对所述预处理传感器进行后续处理以形成三维键合传感器。

优选的，所述3D NAND模块包括外围电路和存储单元阵列。

优选的，所述步骤S2中，所述第一晶圆结构与所述第二晶圆结构的键合面由所述存储单元阵列的面和所述感应模块的面构成。

优选的，所述步骤S1中，所述第一晶圆结构的具体形成步骤如下：

步骤S11a、提供一所述第一硅衬底；

步骤S12a、将所述逻辑控制模块、所述SRAM模块以及所述3D NAND模块的所述外围电路集成于所述第一硅衬底上以形成SoC芯片；

步骤S13a、将所述3D NAND模块的所述存储单元阵列集成于所述SoC芯片上以形成所述第一晶圆结构。

优选的，所述步骤S12a中，采用半导体生长工艺，以使所述SoC芯片的尺寸与所述感应模块的尺寸相同。

优选的，所述步骤S1中，所述第二晶圆结构的具体形成步骤如下：

步骤S11b、提供一所述第二硅衬底；

步骤S12b、将所述感应模块集成于所述第二硅衬底上以形成所述第二晶圆结构。

优选的，所述传感器的所述逻辑控制模块为ISP模块。