[发明专利]一种应用处理接口电路及方法有效
申请号: | 201810929930.3 | 申请日: | 2018-08-15 |
公开(公告)号: | CN109165116B | 公开(公告)日: | 2021-09-14 |
发明(设计)人: | 黄剑雄;王剑峰;史阳春 | 申请(专利权)人: | 西安微电子技术研究所 |
主分类号: | G06F11/10 | 分类号: | G06F11/10;G06F13/42;H04L1/00;H04L12/46 |
代理公司: | 西安通大专利代理有限责任公司 61200 | 代理人: | 高博 |
地址: | 710065 陕西*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 应用 处理 接口 电路 方法 | ||
1.一种应用处理接口电路,其特征在于,包括简化介质独立接口、接收帧处理、发送帧处理、异步事件处理、GPIO接口、寄存器及控制单元,简化介质独立接口RMII MAC实现接口电路与BMC的数据帧收发;接收帧处理单元对BMC的数据帧进行接收,将pass through帧经通道仲裁后送至系统总线,提取命令帧参数,并进行响应帧组帧;发送帧处理单元根据应用处理电路的配置及优先级设置,将pass through帧、异步事件帧或响应帧发送至BMC;控制单元进行应用处理电路的控制,包括电路状态迁移控制、命令处理以及原因码与响应码产生;寄存器单元存储配置信息及相关的命令配置参数;异步事件处理单元根据异步事件产生的类型,进行异步事件帧的组帧和发送;GPIO接口进行可编程控制;
链路设置和获取链路状态命令的处理,基于主机中断程序,需要主机协助完成,具体实现方法如下:
S1、响应帧产生模块接收到链路设置或获取链路状态命令时,将向主机发出中断请求信号,如果是链路设置命令,响应帧产生模块将链路设置命令的参数存入应用处理接口电路的链路设置寄存器;
S2、主机在接收到中断信号后,判断中断类型是属于链路设置还是获取链路状态命令:如果是链路设置命令中断,主机读取链路设置寄存器,并将读取的链路设置参数写入以太网控制器的相应状态寄存器;如果是获取链路状态命令中断,主机读取以太网控制器的相应状态寄存器,并将获取的状态信息写入应用处理接口电路的获取链路状态寄存器;
S3、在步骤S2操作完成后,主机将应用处理电路的命令处理寄存器中的命令处理完成标志位置位,并清除中断。
2.根据权利要求1所述的一种应用处理接口电路,其特征在于,控制单元对数据接收与发送进行管控,根据BMC对于以太网控制器或通道的命令帧,控制应用处理接口电路的工作模式与工作状态,并产生与当前所处理命令相对应的响应码与原因码。
3.根据权利要求1所述的一种应用处理接口电路,其特征在于,RMII MAC为应用处理接口电路与BMC之间的数据帧收发接口,由通道0~N共享使用。
4.根据权利要求1所述的一种应用处理接口电路,其特征在于,接收帧处理单元包括接收帧存储、管理、接收帧解析、接收帧过滤、响应产生和接收pass through帧仲裁模块,接收帧存储模块采用先入先出FIFO结构,存储从RMII MAC接口接收到的数据帧,接收帧管理模块对FIFO的数据写入和读出进行控制:仅当整帧数据存储完成后,才进行FIFO读操作;如果接收存储单元的占用量高于接收阈值,则帧存储管理单元通过RMII MAC向BMC发送暂停帧,在暂停帧所设定的暂停时间内,暂停BMC的数据帧发送,直到接收帧处理单元的占用量低于阈值;
接收帧解析模块从接收存储单元读取数据帧,并识别数据帧的帧头信息,将通过CRC检测的pass through帧送至接收帧过滤模块进行过滤,对命令帧进行命令参数、校验和以及CRC检测,将有效命令的参数送至响应产生模块,丢弃非法数据帧;
VLAN帧长度大于1522个字节或非VLAN帧长度大于1518个字节,被视为非法帧并丢弃;
接收帧过滤模块依据源MAC地址滤波器的配置情况,滤除源地址不匹配的passthrough帧,并将源地址匹配的pass through帧送至接收pass through帧仲裁单元;源MAC地址滤波器由BMC发出的设置MAC地址命令进行配置;
响应产生模块从读取的有效命令帧中获取命令参数,进行响应帧组帧,包括非法命令帧的响应帧组帧,对控制器数据、pass through、命令三种数据帧统计,响应产生模块将收集接收、发送和异步事件处理单元的相应统计计数值,进行获取控制器数据帧统计信息命令、接口命令帧统计信息命令和接口pass through帧统计信息命令的响应帧组帧,在相应响应帧发送完成后,各相关计数器将自动清零;
接收pass through帧仲裁模块依据通道0~N的优先级和状态,确定可以进行passthrough帧接收的通道,在通道优先级设置时,将通道的优先级设置为通道0~N依次降低,各通道在数据接收时,由仲裁器根据通道0~N的使能状态进行接收排序,具备接收条件的通道,依次进行一帧完整pass through帧的接收。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所,未经西安微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810929930.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种增强FLASH存储器可靠性的方法
- 下一篇:数据处理的方法和系统