[发明专利]一种兼容多电平输入的接口电路

权利要求书

1.一种兼容多电平输入的接口电路，适用于IPM模块，其特征在于，所述接口电路包括基准预稳压模块、基准核心模块、滞回比较模块和阈值控制模块，

所述基准预稳压模块用于将电源电压(VCC)转换为稳定的低电源电压(VDD)，所述低电源电压(VDD)为所述基准核心模块供电；

所述基准核心模块用于产生第一基准电压(REF_1)和第二基准电压(REF_2)，其中所述第一基准电压(REF_1)的电压值大于所述第二基准电压(REF_2)的电压值；

所述基准核心模块包括第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第二NPN三极管(Q2)、第三NPN三极管(Q3)、第四NPN三极管(Q4)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)和第二电容(C2)，

第三PMOS管(MP3)的栅极连接第四PMOS管(MP4)的栅极和漏极以及第三NPN三极管(Q3)的集电极，其源极连接第四PMOS管(MP4)、第五PMOS管(MP5)和第六PMOS管(MP6)的源极以及第四NPN三极管(Q4)的集电极并连接所述低电源电压(VDD)，其漏极连接第六PMOS管(MP6)的漏极、第二NPN三极管(Q2)的集电极和第四NPN三极管(Q4)的基极；

第六PMOS管(MP6)的栅极连接第五PMOS管(MP5)的栅极和漏极并通过第二电容(C2)后接地(GND)；

第二电阻(R2)接在第二NPN三极管(Q2)和第三NPN三极管(Q3)的发射极之间；

第三电阻(R3)接在第二NPN三极管(Q2)的发射极和地(GND)之间；

第四电阻(R4)的一端连接第四NPN三极管(Q4)的发射极并输出所述第一基准电压(REF_1)，其另一端连接第二NPN三极管(Q2)和第三NPN三极管(Q3)的基极并通过第五电阻(R5)和第六电阻(R6)的串联结构后接地(GND)；

第五电阻(R5)和第六电阻(R6)的串联点输出所述第二基准电压(REF_2)；

所述第一基准电压(REF_1)和第二基准电压(REF_2)均为零温度系数，调节第四电阻(R4)的电阻值与第五电阻(R5)和第六电阻(R6)电阻值之和的比值能够调节所述第一基准电压(REF_1)和第二基准电压(REF_2)的差值，通过增大所述第一基准电压(REF_1)和第二基准电压(REF_2)的差值能够增强所述接口电路的接口噪声抑制能力；

所述滞回比较模块包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10)，

第一NMOS管(MN1)和第二NMOS管(MN2)的漏极分别连接所述第一基准电压(REF_1)和所述第二基准电压(REF_2)，其源极互连并连接第八PMOS管(MP8)的栅极；

第七PMOS管(MP7)的栅极连接第十PMOS管(MP10)的栅极并连接偏置信号，其源极连接第十PMOS管(MP10)的源极并连接电源电压(VCC)，其漏极连接第八PMOS管(MP8)和第九PMOS管(MP9)的源极；

第九PMOS管(MP9)的栅极作为所述接口电路的输入端，其漏极连接第三NMOS管(MN3)的栅极以及第四NMOS管(MN4)的栅极和漏极；

第五NMOS管(MN5)的栅极连接第三NMOS管(MN3)和第八PMOS管(MP8)的漏极，其漏极连接第十PMOS管(MP10)的漏极并作为所述滞回比较模块的输出端，其源极连接第三NMOS管(MN3)和第四NMOS管(MN4)的源极并接地(GND)；

所述阈值控制模块包括第一反相器和第二反相器，第一反相器的输入端连接所述滞回比较模块的输出端，其输出端连接第二反相器的输入端和第二NMOS管(MN2)的栅极；第二反相器的输出端作为所述接口电路的输出端并连接第一NMOS管(MN1)的栅极。