[发明专利]用于电力损耗恢复的电路及使用此电路的装置与其方法

说明书

本发明提供一种用于电力损耗恢复的电路及使用此电路的装置与其方法。电路包含但不限于：存储器电路，包含输出第一存储器输出电压的第一存储器元件以及输出第二存储器输出电压的第二存储器元件；逻辑比较器电路，连接到存储器电路，且包含将第一存储器输出电压与第一电源电压进行比较以产生第一逻辑比较器输出电压的第一逻辑比较器，以及将第二存储器输出电压与第二电源电压进行比较以产生第二逻辑比较器输出电压的第二逻辑比较器；以及逻辑电路，电连接到逻辑比较器电路且接收第一逻辑比较器输出电压及第二逻辑比较器输出电压以执行第一逻辑操作，第一逻辑操作经至少部分地使用以产生上电复位电压。

技术领域

本发明涉及一种电力损耗测试的技术，尤其涉及一种用于电力损耗恢复的电路及使用此电路的装置与其方法。

背景技术

电力损耗测试可为当芯片在装配线上或实验室中评估时制造的芯片或集成电路(integrated circuit；IC)所需通过的测试中的一个。举例来说，在电池组上运行的行动电话可能进行此测试。当芯片经历来自内部或外部电源的突然的电力损耗时，电力电平可能逐渐降低至某一电平但并非直接降至零，从而可能未触发上电复位(power on reset；POR)产生复位信号来复位芯片的电源电路。如果未触发POR来复位芯片，那么存储器元件可能处于未知状态。

如图1所示，在已触发POR 101之后，芯片的电源可从0伏变为正常偏压VCC。然而，假设芯片的电源如电力损耗区域102中所示突然下降，如果电源下降至低于最低阈值但不直接达到约0伏的电压以触发如死区区域103中所示的POR，那么芯片的存储器元件可能进入未知状态。死区区域103是指电源电压的范围，在所述范围内，将不保证存储器元件保持其记录状态，同时将不触发POR。

芯片将可能处于未知状态的原因是，当电源电平下降过慢时，存储器元件的记录状态丢失。当电源电平下降到死区区域103时，例如触发器、锁存器等存储器元件可能不能够保持其记录状态，且因此使得芯片进入未知状态。在芯片进入未知状态之后，芯片将可能出现故障，这是因为状态机将无法进入预期状态。因此，由电源进入死区区域103导致的芯片进入未知状态可能是需要解决的问题。

发明内容

本发明提供一种用于电力损耗恢复的电路及使用此电路的装置与其方法。

本发明揭示一种用于从电力损耗中恢复的电路，所述电路应包含但不限于：存储器电路，包含输出第一存储器输出电压的第一存储器元件及输出第二存储器输出电压的第二存储器元件；逻辑比较器电路，电连接到所述存储器电路，且包括将所述第一存储器输出电压与第一电源电压进行比较以产生第一逻辑比较器输出电压的第一逻辑比较器，以及将所述第二存储器输出电压与高于所述第一电源电压的第二电源电压进行比较以产生第二逻辑比较器输出电压的第二逻辑比较器；以及逻辑电路，电连接到所述逻辑比较器电路且接收第一逻辑比较器输出电压及第二逻辑比较器输出电压以执行第一逻辑操作，第一逻辑操作经至少部分地使用以产生上电复位电压。

本发明揭示一种使用用于从电力损耗中恢复的电路的电子装置，所述电子装置应包含但不限于：电源电路；以及电路，电连接到所述电源电路，用于从由来自所述电源电路的输出电压降导致的电力损耗中恢复，其中所述电路包含：存储器电路，具有输出第一存储器输出电压的第一存储器元件，以及输出第二存储器输出电压的第二存储器元件；逻辑比较器电路，电连接到所述存储器电路，且包含将所述第一存储器输出电压与从所述电源电路接收的第一电源电压进行比较以产生第一逻辑比较器输出电压的第一逻辑比较器，以及将所述第二存储器输出电压与从所述电源电路接收的且高于所述第一电源电压的第二电源电压进行比较以产生第二逻辑比较器输出电压的第二逻辑比较器；以及逻辑电路，电连接到所述逻辑比较器电路且接收第一逻辑比较器输出电压及所述第二逻辑比较器输出电压以执行第一逻辑操作，所述第一逻辑操作经至少部分地使用以产生上电复位电压，所述上电复位电压响应于来自所述电源电路的所述输出电压降而复位所述存储器电路。