[发明专利]半导体存储器装置有效
申请号: | 201810940108.7 | 申请日: | 2018-08-17 |
公开(公告)号: | CN110277116B | 公开(公告)日: | 2023-09-29 |
发明(设计)人: | 东悠介;上牟田雄一;井野恒洋 | 申请(专利权)人: | 铠侠股份有限公司 |
主分类号: | G11C11/22 | 分类号: | G11C11/22;H10B51/30 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 装置 | ||
一种根据一个实施例的半导体存储器装置包含:存储器胞元,所述存储器胞元包含铁电膜;和控制所述存储器胞元的控制电路。另外,所述控制电路判断写入处理或擦除处理在所述存储器胞元上的执行次数是否已达到一定次数;并且如果执行次数已达到所述一定次数,则执行将第一极性的第一电压和与所述第一极性相反的第二极性的第二电压施加到所述铁电膜的电压施加处理。
本申请依据并且要求2018年3月15日提交的日本专利申请第2018-048241号的权益,所述专利的全部内容以引用的方式并入本文中。
技术领域
下文描述的实施例涉及半导体存储器装置。
背景技术
利用铁电膜的自发极化的半导体存储器装置已得到关注。在这种类别的半导体存储器装置中,存储器胞元包含铁电膜,并且通过将电压施加到所述铁电膜来控制所述铁电膜的自发极化的方向、极化率等,由此存储数据。
在这种类别的半导体存储器装置中,将正电压和负电压重复地施加到铁电膜以用于写入/擦除数据。然而,如此重复地施加电压,铁电膜的自发极化有时会逐渐减少。在下文种,这种现象将被称为“疲劳”。
发明内容
已鉴于此类问题而制作出根据下文实施例的本发明且其目的是提供一种抑制铁电膜的“疲劳”效应的长寿命的半导体存储器装置。
根据本发明的一个实施例的半导体存储器装置,其包含:存储器胞元,所述存储器胞元包含铁电膜;和控制电路,所述控制电路控制所述存储器胞元。另外,所述控制电路判断写入处理或擦除处理在所述存储器胞元上的执行次数是否已达到一定次数;并且如果所述执行次数已达到所述一定次数,则执行将第一极性的第一电压和与所述第一极性相反的第二极性的第二电压施加到所述铁电膜的电压施加处理。
根据本发明的另一个实施例的半导体存储器装置包含:多个存储器胞元,所述存储器胞元中的每一个包含铁电膜;和控制电路,所述控制电路控制所述多个存储器胞元。另外,所述控制电路判断从所述多个存储器胞元读取的数据的误码率是否为一定比率或更大;并且如果所述误码率为所述一定比率或更大,则执行将第一极性的第一电压和与所述第一极性相反的第二极性的第二电压施加到所述多个存储器胞元的所述铁电膜的电压施加处理。
附图说明
图1是展示根据第一实施例的半导体存储器装置的存储器胞元阵列的配置的示意性平面图。
图2是展示存储器块MBi的配置的等效电路图。
图3是展示存储器耙指MF的配置的示意性透视图。
图4是图3中所展示的配置的一部分的放大视图。
图5是用于解释存储器胞元MC的特征的示意性图式。
图6是用于解释存储器胞元MC的状态S1的示意性横截面图。
图7是用于解释存储器胞元MC的状态S2的示意性横截面图。
图8是用于解释存储器胞元MC的状态S3的示意性横截面图。
图9是用于解释存储器胞元MC的状态S5的示意性横截面图。
图10是用于解释存储器胞元MC的状态S6的示意性横截面图。
图11是用于解释关于存储器胞元MC的阈值分布的示意性直方图。
图12是用于解释由本发明人执行的第一个实验的结果的示意性图式。
图13是用于解释由本发明人执行的第二个实验的结果的示意性图式。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810940108.7/2.html,转载请声明来源钻瓜专利网。