[发明专利]存储器元件及其制造方法

说明书

本发明实施例提供一种存储器元件及其制造方法。存储器元件包括一对叠层结构、电荷储存层以及通道层。一对叠层结构设置于基底上。每一叠层结构包括交替叠层于基底上的多个栅极层与多个绝缘层，且包括位于多个栅极层与多个绝缘层上的顶盖层。电荷储存层设置于一对叠层结构的彼此面对的侧壁上。通道层覆盖电荷储存层。通道层具有顶部、主体部与底部。顶部覆盖一对叠层结构的顶盖层的侧壁。底部覆盖基底的位于一对叠层结构之间的部分。主体部连接于顶部与底部之间。顶部与底部的掺质浓度分别高于主体部的掺质浓度。

技术领域

本发明涉及一种半导体元件及其制造方法，且特别涉及一种存储器元件及其制造方法。

背景技术

闪存(flash memory)属于非易失性存储器的一种，且在近年来逐渐成为储存媒体的主流技术之一。闪存可分为与非(NAND)闪存与异或(NOR)闪存。与非闪存的存储单元阵列可具有较高的密度，而可应用于大量数据的储存。

与非闪存包括多个存储单元，且相邻的存储单元之间具有一空隙。半导体层形成于此些空隙的底面与侧壁上，以作为各个存储单元的通道层。在形成此些空隙的工艺中，难以精准地控制所有空隙的深度。具有较大深度的空隙会导致形成于其表面上的通道层具有较高的高度，以使其对应的存储单元具有较长的通道长度(也即较高的电阻值)，从而降低工作电流。此外，当通道长度过长时，更可能会造成存储单元的断路问题。

发明内容

本发明提供一种存储器元件及其制造方法，可保持存储单元的工作电流，且可避免断路的问题。

本发明的存储器元件包括一对叠层结构、电荷储存层以及通道层。一对叠层结构设置于基底上。每一叠层结构包括交替叠层于基底上的多个栅极层与多个绝缘层，且包括位于多个栅极层与多个绝缘层之上的顶盖层。电荷储存层设置于一对叠层结构的彼此面对的侧壁上。通道层覆盖电荷储存层。通道层具有顶部、主体部以及底部。顶部覆盖一对叠层结构的顶盖层的彼此面对的侧壁。底部覆盖基底的位于一对叠层结构之间的部分。主体部连接于顶部与底部之间。顶部与底部的掺质浓度分别高于主体部的掺质浓度。

在一些实施例中，通道层的顶部与底部的掺质浓度对于通道层的主体部的掺质浓度的比值范围可分别为10¹⁷原子(atoms)/cm³至10²¹atoms/cm³。

在一些实施例中，顶盖层包括顶栅极层。

在一些实施例中，通道层的顶部还覆盖顶盖层的顶面。

在一些实施例中，叠层结构还包括底栅极层。底栅极层位于基底上，且多个栅极层与多个绝缘层位于底栅极层上。

在一些实施例中，存储器元件还包括隔离结构。隔离结构设置于基底的位于一对叠层结构之间的部分上。通道层位于隔离结构的侧壁与底面上。

在一些实施例中，顶盖层的材料包括绝缘材料。

在一些实施例中，存储器元件还包括外延层。外延层设置于基底的位于一对叠层结构之间的部分上。通道层的底部覆盖外延层。

在一些实施例中，外延层的掺质浓度大于通道层的主体部的掺质浓度。

在一些实施例中，存储器元件还包括隔离结构与上接垫。隔离结构与上接垫填充于基底的位于相邻叠层结构之间的部分上。隔离结构位于基底与上接垫之间。通道层的顶部位于上接垫的侧壁上。通道层的主体部位于隔离结构的侧壁上，且隔离结构覆盖通道层的底部。