[发明专利]用于同步至少两个处理器上的进程的方法和装置

说明书

用于同步至少两个处理器上的进程的方法和装置。用于同步进程的方法和装置，其中由生成时钟脉冲的处理器发送第一信号，其中第一信号交替地具有第一边沿和第二边沿，第一边沿具有第一方向，第二边沿具有与第一边沿相反的第二方向，其中第一边沿中的至少一个与第二边沿中的至少一个之间的时间间隔根据生成时钟脉冲的处理器中的计数器的状态来确定。用于同步进程的方法，其中由接收时钟脉冲的处理器接收第一信号，其中第一信号交替地具有第一边沿和第二边沿，第一边沿具有第一方向，第二边沿具有与第一边沿相反的第二方向，其中根据在第一边沿中的至少一个与第二边沿中的至少一个之间的时间间隔来确定接收时钟脉冲的处理器中的计数器的状态。

技术领域

本发明涉及用于同步至少两个处理器上的进程的方法和装置。

背景技术

具有必须在时间上同步运行的多个处理器的常规系统通过信号被同步，所述信号通过处理器的通用输入输出引脚经由三条不同的信号线路来交换。在此，第一信号从生成时钟脉冲的（taktgebend）处理器传送到接收时钟脉冲的（taktnehmend）处理器。在该第一信号中周期性地以第一时间间隔T1传输变换方向的时钟脉冲边沿。该第一信号以第二时间间隔T2=2*T1周期性地利用相同方向的时钟脉冲边沿来用信号通知起动时刻，在所述起动时刻第一进程在生成时钟脉冲的处理器上起动。在生成时钟脉冲的处理器中，第一计数器从0至N-1增加。在接收时钟脉冲的处理器中，第二计数器从0至N-1增加。第一计数器和第二计数器从0至N-1计数并且然后再次在0起动。为了使计数器同步，总是在第一计数器在0起动时将第二信号的边沿从生成时钟脉冲的处理器传输给接收时钟脉冲的处理器。这周期性地以第三时间间隔N*T2进行。由此，第一计数器和第二计数器之间的相位变得可确定。在接收时钟脉冲的处理器中布置状态机，该状态机根据所述相位使第二计数器在时间上与第一计数器同步。一旦第二计数器在时间上同步了，就将确认该时间同步的第三信号从接收时钟脉冲的处理器发送给生成时钟脉冲的处理器。只有这样，第一进程才实际上被起动。接收时钟脉冲的处理器上的第二进程然后借助第一信号在时间上被同步地起动。在此情况下，第三信号最早在2*N*T2的持续之间之后被传送。

实现相对于此得到改善的同步是值的期望的。

发明内容

这通过根据本发明的方法和装置来实现。

在方法方面，为了同步进程规定：由生成时钟脉冲的处理器发送第一信号，其中第一信号交替地具有第一边沿和第二边沿，所述第一边沿具有第一方向，所述第二边沿具有与第一边沿相反的第二方向，其中第一边沿中的至少一个与第二边沿中的至少一个之间的时间间隔根据生成时钟脉冲的处理器中的计数器的状态来确定。由此，计数器状态根据时间间隔的长度变得可编码。这使得生成时钟脉冲的处理器上的计数器状态能够在同一信号中传输给接收信号脉冲的处理器，在该信号中传输对于接收时钟脉冲的处理器上的进程来说可能的起动时刻。这相对于常规的信号发送节省了一条信号线路，而不会使同步延长。

有利地，第一信号由生成时钟脉冲的处理器以周期性重复的第一边沿来发送，其中根据生成时钟脉冲的处理器中的计数器的状态来确定第一边沿中的一个与紧随在第一边沿之后的第二边沿之间的至少时间间隔。所述可能的起动时刻因此周期性地、例如利用上升边沿来传输。下降边沿——其在该情况下紧跟在上升边沿中的一个之后，在上升边沿与下降边沿之间的时间间隔的长度中对瞬时计数器状态进行编码。

有利地，由生成时钟脉冲的处理器接收第二信号，所述第二信号确认接收时钟脉冲的处理器与计数器的成功同步。这确认了同步。

有利地，所述第二信号和所述第一信号以时间复用方法经由同一信号线路被发送。这节省了一条信号线路和两个通用输入输出引脚。

有利地，所述第二信号和所述第一信号在不同的信号线路上被发送。该平行传输加速了所述同步。

有利地，在生成时钟脉冲的处理器上在收到第二信号之后以及与周期性重复的第一边沿同步地起动进程。因此确保了，所述进程在同步成功之后与到接收时钟脉冲的处理器的第一信号同时起动。