[发明专利]半导体装置

说明书

实施方式提供一种抑制了在恢复动作时产生破坏的半导体装置。实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的基底区域，形成在上述第1半导体区域之上；多个栅极电极，贯通上述基底区域而到达上述第1半导体区域；多个栅极绝缘膜，形成于上述多个栅极电极的每个栅极电极的周围；第1区域，是处于上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域；第2区域，在上述多个区域中，位于上述第1区域的末端区域，未形成有上述源极区域；第1宽度的第1接触部，形成于上述第1区域，将上述基底区域与源极电极电连接；以及比上述第1宽度宽的第2宽度的第2接触部，形成于上述第2区域，将上述基底区域与上述源极电极电连接。

相关申请的交叉引用

本申请享受以日本专利申请2018－50096号(申请日：2018年3月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

在MOSFET(Metal-oxide-semiconductor field-effect transistor)中，在源极电极与漏极电极之间等效地存在体二极管。在将该体二极管从正向电流向反向电流切换的反向恢复时，在具备MOSFET的半导体装置中，需要将蓄积于漂移区域的空穴排出。但是，蓄积于末端区域的附近的空穴距源极电极的接触部较远，电流集中于靠近末端区域的接触部。因此，存在因从电压下降返回时的急剧的电压上升导致栅极氧化膜被破坏、或因发热导致半导体装置被破坏的问题。

发明内容

本实施方式提供一种抑制了在恢复动作时产生破坏的半导体装置。

本实施方式的半导体装置具备：第1导电型的第1半导体区域；第2导电型的基底区域，形成在上述第1半导体区域之上；多个栅极电极，贯通上述基底区域而到达上述第1半导体区域；多个栅极绝缘膜，形成于上述多个栅极电极的每个栅极电极的周围；第1区域，是上述多个栅极绝缘膜之间的多个区域中的形成有第1导电型的源极区域的区域；第2区域，在上述多个区域中，位于上述第1区域的末端区域，未形成有上述源极区域；第1宽度的第1接触部，形成于上述第1区域，将上述基底区域与源极电极电连接；以及比上述第1宽度宽的第2宽度的第2接触部，形成于上述第2区域，将上述基底区域与上述源极电极电连接。

附图说明

图1是第1实施方式的半导体装置的图2的I－I线剖面图。

图2是第1实施方式的半导体装置的图1的II－II线剖面图。

图3是表示反向恢复时的体二极管电流I_F与时间的关系、漏极·源极电压V_DS与时间的关系的曲线图。

图4是表示在图3的时刻t1沿体二极管的正向流过电流、且空穴被注入漂移区域的情形的图。

图5是表示在图3的时刻t2的反向恢复时、沿体二极管的反向流过电流时的空穴排出的情形的图。

图6是表示第1实施方式的半导体装置的制造工序的一个例子的图。

图7是表示第1实施方式的半导体装置的制造工序的一个例子的图。

图8是表示第1实施方式的半导体装置的制造工序的一个例子的图。

图9是表示第1实施方式的半导体装置的制造工序的一个例子的图。

图10是表示第1实施方式的半导体装置的制造工序的一个例子的图。

图11是表示第1实施方式的半导体装置的制造工序的一个例子的图。

图12是表示第1实施方式的半导体装置的制造工序的一个例子的图。

图13是表示第1实施方式的半导体装置的制造工序的一个例子的图。