[发明专利]检测电路、动能随机存取存储器、刷新频率的决定方法

说明书

本公开提供一种检测电路、动能随机存取存储器、刷新频率的决定方法，检测电路包括：一时钟模块、一时钟接收器、一延迟锁相回路模块、一时钟树模块、一芯片外驱动器、一接垫、一相位检测器、一电压检测模块以及一控制模块。该时钟模块提供一时钟信号到该时钟接收器。该时钟接收器通过该延迟锁相回路模块、该时钟树模块和芯片外驱动器，传送该时钟信号到该接垫。该控制模块耦接于该电压检测模块和该延迟锁相回路模块。该电压检测模块耦接于该控制模块和该时钟树模块之间，且经配置以检测该时钟树模块的一电压和传送一电压比较信息到该控制模块。该控制模块经配置以控制该延迟锁相回路模块的一刷新频率。

技术领域

本公开主张2018/05/14申请的美国正式申请案第15/978,682号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开关于一种检测电路、一种动态随机存取存储器(Dynamic Random AccessMemory，DRAM)以及一种动态随机存取存储器的刷新频率的决定方法，特别涉及一种于动态随机存取存储器的检测电路中，延迟锁相回路模块的刷新频率的决定方法。

背景技术

常规的动态随机存取存储器的电路存在存取时间偏移的问题，而导致动态随机存取存储器数据输出的效率降低。存取时间偏移通常是由电压下降所引起，而一般是通过延长功率总线或增加电容器数量的方法来解决。

然而，随着工作频率的增加以及芯片尺寸的缩小，延长功率总线和增加电容器数量变得越来越困难。因此，有必要找到一种不依赖于延长功率总线和增加电容器数量的方案以解决存取时间偏移的问题。

上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本公开的任一部分。

发明内容

本公开提供一种检测电路。该检测电路包括：一延迟锁相回路模块，经配置以维持一时钟信号与一参考信号之间的一时序关系；一时钟树模块，耦接于该延迟锁相回路模块；以及一电压检测模块，耦接于该延迟锁相回路模块与该时钟树模块之间，其中该电压检测模块经配置以检测该时钟树模块与一参考电压之间的一电压差。

在一些实施例中，该电压检测模块包括一电压比较器，耦接于该延迟锁相回路模块和该时钟树模块之间，且经配置以比较该延迟锁相回路模块的一电压和该参考电压。

在一些实施例中，该检测电路还包括一控制模块，耦接于该电压检测模块和该延迟锁相回路模块，其中该控制模块经配置以根据来自该电压检测模块的一电压比较信息，控制该延迟锁相回路模块的刷新频率。

在一些实施例中，还包括一相位检测器，耦接于该延迟锁相回路模块和该时钟树模块之间，其中该相位检测器经配置以检测该时钟信号和该参考信号之间的一相位差。

在一些实施例中，该相位检测器包括一相位比较器，耦接于该延迟锁相回路模块和该时钟树模块之间，且该相位比较器经配置以比较该时钟信号的一相位和该参考信号。

在一些实施例中，该检测电路还包括一时钟模块，经配置以提供该时钟信号；以及一时钟接收器，耦接于该时钟模块和该延迟锁相回路模块之间。

在一些实施例中，该检测电路还包括一芯片外驱动器，耦接于该时钟树模块且经配置以执行一阻抗调整程序；以及一接垫，耦接于该芯片外驱动器且经配置以从该芯片外驱动器接收该时钟信号。

本公开另提供一种动态随机存取存储器，包括：一存储器阵列、多个感测放大器耦接于该到存储器阵列、一输入/输出缓冲器耦接于该等感测放大器、以及一时钟产生器耦接于该等感测放大器和该输入/输出缓冲器，其中该时钟产生器包括一延迟锁相回路模块，经配置以维持一时钟信号和一参考信号之间的一时序关系；一时钟树模块，耦接于该延迟锁相回路模块；以及一电压检测模块，耦接于该延迟锁相回路模块和该时钟树模块之间，且经配置以检测该时钟树模块和一参考电压之间的一电压差。