[发明专利]半导体器件及制造其的方法有效
申请号: | 201810952305.0 | 申请日: | 2018-08-21 |
公开(公告)号: | CN109427790B | 公开(公告)日: | 2023-09-05 |
发明(设计)人: | 郑洛教;梁雪云;赵龙来;洪熙范 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H10B10/00 | 分类号: | H10B10/00 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 屈玉华 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 制造 方法 | ||
1.一种半导体器件,包括:
基板,包括第一区域和第二区域;
在所述第一区域上的存储晶体管;
第一互连层,在所述存储晶体管上并且具有第一互连线;以及
第二互连层,在所述第一互连层上并且具有第二互连线,
其中所述第一区域上的所述第二互连线包括:
第一线,沿第一方向延伸并且沿所述第一方向与所述第二区域间隔开第一距离,以及
第二线,沿所述第一方向延伸,沿交叉所述第一方向的第二方向与所述第一线间隔开,并且具有沿所述第二方向的比所述第一线的宽度小的宽度,
其中所述第一线包括突起,所述突起沿交叉所述第一方向和所述第二方向的第三方向朝向所述基板延伸,
其中所述突起沿所述第一方向与所述第二区域间隔开第二距离,所述第二距离大于所述第一距离。
2.如权利要求1所述的半导体器件,其中:
所述第一线还包括在所述突起上的主体部分,以及
所述第一线的侧壁在所述突起与所述主体部分之间的边界处具有台阶状轮廓。
3.如权利要求1所述的半导体器件,其中所述突起的宽度基本上等于所述第二线的宽度。
4.如权利要求1所述的半导体器件,其中所述突起的底表面的水平高于所述第一互连线的顶表面的水平。
5.如权利要求1所述的半导体器件,其中所述突起的底表面的水平低于所述第二线的底表面的水平。
6.如权利要求1所述的半导体器件,其中所述第二互连线还包括在所述第二区域上的第三线,其中所述第三线邻近于所述第一线的端部并且与所述突起间隔开所述第二距离。
7.如权利要求6所述的半导体器件,其中所述第三线与所述第一线的所述端部之间的距离小于所述第三线与所述突起的端部之间的距离。
8.如权利要求1所述的半导体器件,还包括:
在所述第二区域上的逻辑晶体管。
9.如权利要求1所述的半导体器件,其中所述存储晶体管包括:
第一存取晶体管和第二存取晶体管;
第一上拉晶体管和第二上拉晶体管;以及
第一下拉晶体管和第二下拉晶体管,
其中所述第一互连线包括在所述存储晶体管上的位线和电源线,以及
其中所述第一线是字线并且所述第二线是地线。
10.一种半导体器件,包括:
基板,包括存储单元区域和逻辑单元区域;
在所述存储单元区域上的存储晶体管;
在所述逻辑单元区域上的逻辑晶体管;
互连层,包括在所述存储晶体管和所述逻辑晶体管上的互连线;以及
层间绝缘层,在所述存储晶体管和所述逻辑晶体管上,
其中所述互连线包括:
字线,在所述存储晶体管上并且在所述层间绝缘层的上部中在第一方向上延伸;以及
导电线,在所述逻辑晶体管上并且在所述层间绝缘层的所述上部中在交叉所述第一方向的第二方向上延伸,
其中所述字线包括突起,所述突起沿交叉所述第一方向和所述第二方向的第三方向朝向所述基板延伸,
其中所述导电线与所述字线之间在所述第一方向上的距离小于所述导电线与所述突起之间在所述第一方向上的距离。
11.如权利要求10所述的半导体器件,其中所述突起的底表面的水平低于所述导电线的底表面的水平。
12.如权利要求10所述的半导体器件,其中:
所述字线还包括在所述突起上的主体部分,以及
所述字线的侧壁在所述突起与所述主体部分之间的边界处具有台阶状轮廓。
13.如权利要求10所述的半导体器件,其中所述突起的底表面的水平高于所述层间绝缘层的底表面的水平。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810952305.0/1.html,转载请声明来源钻瓜专利网。