[发明专利]一种中断处理方法、系统及计算机可读存储介质

说明书

本发明的实施方式提供了一种中断处理方法、系统及计算机可读存储介质，适用于基于RISC‑V指令集架构的系统，所述方法包括：将正在执行的第一中断的优先级设为中断优先级阈值；打开处理器核心的全局中断使能；接收第二中断，判断所述第二中断的优先级是否超过所述中断优先级阈值；若所述第二中断的优先级超过所述中断优先级阈值，暂停执行所述第一中断，并开始执行所述第二中断；若所述第二中断的优先级未超过所述中断优先级阈值，则继续执行所述第一中断。使得基于RISC‑Ⅴ架构的芯片能够实现中断嵌套功能，提高了系统的实时性。

技术领域

本发明涉及计算机领域，具体涉及一种中断处理方法、系统及计算机可读存储介质。

背景技术

本部分旨在为权利要求书中陈述的本发明的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是现有技术。

RISC-V是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，由于其具有完全开源、设计简单、易于移植与拓展、模块化设计等多个优点，近年来受到大量芯片厂商的青睐，并产生了大量性能良好的基于RISC-V架构的开源处理器与开源SoC(Systemon Chip，片上系统)，例如：标量处理器Rocket，也有超标量处理器BOOM，还有面向嵌入式领域的Z-scale、PicoRV32等。

中断机制是处理器指令集架构中最为复杂而关键的部分，而中断嵌套是指中断系统正在执行一个中断服务时，有另一个优先级更高的中断提出中断请求，这时会暂时终止当前正在执行的级别较低的中断源的服务程序，去处理级别更高的中断源，待处理完毕，再返回到被中断了的中断服务程序继续执行。具体地，在RISC-V线程中，包含内部中断源和外部中断源，其中，内部中断源不在本发明讨论之列，只有外部中断源可以被中断控制器响应，通常为外部设备(I/O设备)发出的中断指令。

现有技术中，存在一些处理器架构从硬件层面支持中断嵌套功能。例如应用到ARM中的嵌套向量中断控制器NVIC，发生中断时，硬件会把所有必要的信息全部保存，中断服务结束时，硬件也会自动恢复这些寄存器。

然而RISC-V架构定义了一套相对简单基本的中断机制，尽管其允许用户对其进行定制和扩展。但是，由于现有的RISC-Ⅴ处理器架构的中断分派机制从硬件层面不支持中断嵌套功能，因此无法满足嵌入式软件的实时性要求。具体来说，如图1所示，中断控制器PLIC架构的中断管理机制如下所述：

(1)外部设备(中断源)发送中断信号(interrupt signal)到PLIC的中断源接口(gateway)。

(2)PLIC的中断源接口(gateway)发起中断请求(interrupt request)到PLIC的内核(PLIC core)，并由PLIC的内核(PLIC core)选出具有最高优先级的中断请求，并存储在内部的外部中断挂起位(EIP)中。

(3)若该处理器内核中的机器状态寄存器(mstatus)中的机器中断使能位(mie)打开，并且该中断请求的优先级值超过了中断优先级阈值寄存器(Interrupt Prioritythreshold)的中断优先级阈值，PLIC将中断请求发送给一个或多个处理器内核，。

(4)当处理器内核接受了该外部中断请求，会发送一个响应信号(interruptclaim)给PLIC内核，表示请求接收该中断。

(5)PLIC内核通过中断响应(claim response)信号向处理器内核发送该处理器内核对应的具有最高优先级的挂起中断(pending interrupt)，同时将处理器内核内的机器状态寄存器(mstatus)中的机器中断使能位(mie)关闭，此时，处理器内核无法接收到新的中断请求，专注执行当前的中断请求。