[发明专利]一种GOA驱动电路在审
| 申请号： | 201810955301.8 | 申请日： | 2018-08-21 |
| 公开（公告）号： | CN109859698A | 公开（公告）日： | 2019-06-07 |
| 发明（设计）人： | 段忠红;洪胜宝;柳发霖;李林;巫蒙;肖亮;付浩;何孝金 | 申请（专利权）人： | 信利半导体有限公司 |
| 主分类号： | G09G3/36 | 分类号： | G09G3/36 |
| 代理公司： | 广州粤高专利商标代理有限公司 44102 | 代理人： | 廖苑滨 |
| 地址： | 516600 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 全局控制模块 控制模块 复位模块 驱动单元 输出模块 上拉 下拉 驱动电路 电连接 辅助模块 电子技术领域 输出低电平 电容耦合 辅助单元 驱动能力 输出信号 薄型化 低成本 低输出 输出端 窄边框 | ||
1.一种GOA驱动电路，其特征在于：所述GOA驱动电路包括有多级GOA驱动单元，第n级GOA驱动单元包括有上拉控制模块，下拉控制模块、全局控制模块、辅助模块、复位模块及输出模块，所述上拉控制模块与所述下拉控制模块及所述全局控制模块电连接，所述辅助模块与所述全局控制模块及所述复位模块电连接，所述输出模块与所述全局控制模块及所述复位模块电连接；
其中，所述上拉控制模块，用于上拉全局控制模块；
所述下拉控制模块，用于下拉全局控制模块；
所述输出模块，用于向第n级GOA驱动单元的输出端输出低电平信号；
所述辅助单元，用于降低输出模块的电容耦合；
所述复位模块，用于拉低输出模块的输出信号。
2.根据权利要求1所述的一种GOA驱动电路，其特征在于：所述上拉控制模块包括有第一薄膜晶体管，所述第一薄膜晶体管的漏极接入正向扫描信号，栅极接入第n-1级GOA驱动单元的输出信号G(n-1)，源极与所述全局控制模块电连接。
3.根据权利要求2所述的一种GOA驱动电路，其特征在于：所述下拉控制模块包括有第二薄膜晶体管，所述第二薄膜晶体管的栅极接入第n+1级GOA驱动单元的输出信号G(n+1)，漏极接入方向扫描信号，源极连接所述全局控制模块。
4.根据权利要求3所述的一种GOA驱动电路，其特征在于：所述全局控制模块包括有第四薄膜晶体管，所述第四薄膜晶体管的栅极分别与所述第一薄膜晶体管的源极、第二薄膜晶体管的源极及所述输出模块电连接，漏极与所述辅助模块电连接，源极接入VGL端。
5.根据权利要求4所述的一种GOA驱动电路，其特征在于：所述辅助模块包括有第五薄膜晶体管、第六薄膜晶体管及第七薄膜晶体管，所述第五薄膜晶体管的栅极接入第二时钟信号，并且分别与漏极及所述第六薄膜晶体管的漏极电连接，源极与所述第六薄膜晶体管的栅极电连接，所述第六薄膜晶体管的源极与所述第四薄膜晶体管的漏极、所述第七薄膜晶体管的栅极及所述复位模块电连接；所述第七薄膜晶体管的源极接入VGL端并与所述复位模块电连接，漏极连接所述第四薄膜晶体管的栅极。
6.根据权利要求5所述的一种GOA驱动电路，其特征在于：所述复位模块包括有第八薄膜晶体管，所述第八薄膜晶体管的栅极分别与所述第六薄膜晶体管的源极、所述第七薄膜晶体管的栅极电连接，源极接入VGL端，漏极连接第n级GOA驱动单元的输出端G(n)。
7.根据权利要求6的一种GOA驱动电路，其特征在于：所述输出模块包括有第三薄膜晶体管及电容，所述第三薄膜晶体管的漏极接入第一时钟信号，栅极分别与所述第一薄膜晶体管的源极、第二薄膜晶体管的源极及所述第四薄膜晶体管的栅极及所述电容的第一端电连接，源极与所述电容的第二端电连接，并且接入第n级GOA驱动单元的输出端G(n)。
8.根据权利要求7的一种GOA驱动电路，其特征在于：所述第二时钟信号频率是第一时钟信号频率的一倍。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于信利半导体有限公司，未经信利半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810955301.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种TFT显示屏背光控制系统及方法
- 下一篇：显示面板的驱动方法及显示装置
