[发明专利]由差动存储器胞组成的非易失性存储器

说明书

本发明提供一种由差动存储器胞组成的非易失性存储器，包括存储器胞阵列、感测放大器、开关元件与电源切换电路。存储器胞内的选定存储器胞具有第一子存储器胞连接至字线、位线与该源极线，第二子存储器胞连接至字线、反相位线与反相源极线。在读取周期，字线的动作期间包括第一期间与第二期间。在第一期间，第一子存储器胞在第一电流路径上产生一第一读取电流，且该第二子存储器胞在该第二电流路径上产生一第二读取电流。当该第一读取电流大于该第二读取电流时，该第二电流路径在该第二期间呈现断开状态。当该第二读取电流大于该第一读取电流时，该第一电流路径在该第二期间呈现断开状态。

技术领域

本发明涉及一种非易失性存储器，且特别涉及一种由差动存储器胞组成的非易失性存储器。

背景技术

请参照图1A，其所绘示为已知差动存储器胞示意图。差动存储器胞(differentialcell)c1中包括二个子存储器胞(sub-cell)cx、cy，且每个子存储器胞cx、cy中皆包括一浮动栅晶体管(floating gate transistor)。因此，差动存储器胞c1为一种浮动栅型差动存储器胞(floating gate type differential cell)。

如图1A所示，子存储器胞cx中包括浮动栅晶体管M1，子存储器胞cy中包括浮动栅晶体管M2。浮动栅晶体管M1的控制栅极端(control gate)连接至字线(word line)WL，漏极端连接至位线BL，源极端连接至源极线SL。浮动栅晶体管M2的控制栅极端连接至字线WL，漏极端连接至反相位线BLb，源极端连接至反相源极线SLb。基本上，提供适当的偏压至字线WL、位线BL、反相位线BLb、源极线SL、反相源极线SLb后，可以对差动存储器胞c1进行编程动作(program action)或者读取动作(read action)。

一般来说，在编程动作时，差动存储器胞c1会被编程，并使得差动存储器胞c1中的二个子存储器胞cx、cy呈现互补的状态(complementary state)。举例来说，子存储器胞cx被编程为开启状态(on状态)，子存储器胞cy被编程为不开启状态(off状态)。或者，存储器胞cx被编程为off状态，子存储器胞cy被编程为on状态。

再者，对差动存储器胞c1进行读取动作时，需要动作(activate)字线WL。当字线WL动作时，on状态的子存储器胞可以产生较大的存储器胞电流(cell current)，off状态的子存储器胞产生的存储器胞电流几乎为零。而比较二个子存储器胞所产生的存储器胞电流，即可判定该存储器胞c1的存储状态。基本上，读取动作时的存储器胞电流即为读取电流(read current)。

举例来说，在编程动作时，子存储器胞cx被编程为on状态，子存储器胞cy被编程为off状态。在读取动作时，子存储器胞cx产生的读取电流Ix会大于子存储器胞cy所产生的读取电流Iy。所以存储器胞c1被判定为第一存储状态。

反之，在编程动作时，子存储器胞cx被编程为off状态，子存储器胞cy被编程为on状态。在读取动作时，子存储器胞cx产生的读取电流Ix会小于子存储器胞cy所产生的读取电流Iy。所以存储器胞c1被判定为第二存储状态。

再者，图1A中的二个子存储器胞cx、cy皆以n型浮动栅极晶体管M1、M2为例来进行说明。在实际的运用上，也可以有其他结构的差动存储器胞，例如由二个p型浮动栅极晶体管所构成的差动存储器胞，或者由二个反熔丝型晶体管(anti-fuse type transistor)所构成的反熔丝型差动存储器胞(anti-fuse type differential cell)。

参照图1B，其所绘示为差动存储器胞(differential cell)组成存储器胞阵列。存储器胞阵列110由m×n个差动存储器胞c11～cmn所组成。