[发明专利]半导体结构及其制造方法有效
申请号: | 201810970565.0 | 申请日: | 2018-08-24 |
公开(公告)号: | CN109585425B | 公开(公告)日: | 2022-01-07 |
发明(设计)人: | 许真吟;吴春立;高境鸿 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/64 | 分类号: | H01L23/64;H01L27/02 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 结构 及其 制造 方法 | ||
本发明涉及一种半导体器件及其制造方法,并且更特别地涉及一种半导体结构中单位面积电容增加的MIM双电容器结构。在不使用额外的掩模层的情况下,可以在第一平行板电容器上方形成第二平行板电容器,并且两个电容器共享公共电容器极板。可以并联连接两个平行板电容器以增加每单位面积的电容。本发明的实施例还提供了半导体结构及其制造方法。
技术领域
本发明的实施例一般地涉及半导体技术领域,更具体地,涉及半导体结构及其制造方法。
背景技术
半导体集成电路(IC)产业已经经历了指数式增长。IC材料和设计的技术进步产生了多代IC,其中,每一代都具有比先前一代更小且更复杂的电路。在IC演进过程中,功能密度(例如,单位芯片面积中互连器件的数量)通常在增加,同时几何尺寸(例如,可使用制造工艺创建的最小组件或线)减小。
发明内容
根据本发明的一方面,提供了一种半导体结构,包括:衬底;第一金属层,形成在所述衬底上方;第一介电层,形成在所述第一金属层上方;第二金属层,形成在所述第一介电层上方,其中,所述第二金属层的表面积小于所述第一金属层的表面积;第二介电层,形成在所述第二金属层上方;第三金属层,形成在所述第二介电层上方,其中,所述第三金属层的表面积小于所述第二金属层的表面积;以及一个或多个互连结构,电连接至所述第一金属层和所述第三金属层。
根据本发明的另一方面,提供了一种半导体结构,包括:第一电容器结构,形成在衬底上方并且包括第一电容器电极、第一介电层和第二电容器电极;第二电容器结构,包括所述第二电容器电极、第二介电层和第三电容器电极;金属间介电层,形成在所述第一电容器结构和所述第二电容器结构上方;第一接触件,形成在所述金属间介电层中并电连接至所述第一电容器电极;第二接触件,形成在所述金属间介电层中并电连接至所述第二电容器电极;第三接触件,形成在所述金属间介电层中并电连接至所述第三电容器电极,其中,所述第一接触件和所述第三接触件彼此电连接。
根据本发明的又一方面,提供了一种制造半导体结构的方法,所述方法包括:在衬底上方沉积第一金属层;在所述第一金属层上方沉积第一介电层;在所述第一介电层上方沉积第二金属层,其中,所述第二金属层的表面积小于所述第一金属层的表面积;在所述第二金属层上方沉积第二介电层;在所述第二介电层上方沉积第三金属层,其中,所述第三金属层的表面积小于所述第二金属层的表面积;以及通过一个或多个互连结构来电连接所述第一金属层和所述第三金属层。
附图说明
当结合附图进行阅读时,从以下详细描述可最佳地理解本发明的各个方面。应该注意,根据工业中的标准实践,各个部件未按比例绘制。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增大或减小。
图1是根据一些实施例的示例性双MIM电容器结构的截面图。
图2是根据一些实施例的部分制造的示例性双MIM电容器结构的截面图。
图3A-图3B是根据一些实施例在第一去除工艺之后的部分制造的示例性双MIM电容器结构的相应截面图和顶视图。
图4A-图4F是根据一些实施例的在第二去除工艺之后的部分制造的示例性双MIM电容器结构的相应截面图和顶视图。
图5是根据一些实施例的在形成接触件之后的部分制造的示例性双MIM电容器结构的截面图。
图6是根据一些实施例的形成示例性双MIM电容器结构的示例性方法的流程图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810970565.0/2.html,转载请声明来源钻瓜专利网。