[发明专利]半导体结构的形成方法

说明书

本发明涉及一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿堆叠结构的沟道孔；在沟道孔的内壁表面形成一材料层，材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大；对材料层进行湿法刻蚀，至少部分去除沟道孔底部的材料层而保留所述沟道孔侧壁表面部分厚度的材料层，湿法刻蚀包括：依次进行的化学液浸泡阶段和冲洗阶段；其中，化学液浸泡阶段包括：将形成有材料层的衬底浸泡于刻蚀溶液中；冲洗阶段包括：将形成有材料层的衬底从刻蚀溶液中取出，浸泡于去离子水中，使沟道孔内的刻蚀溶液浓度自沟道孔底部向顶部方向逐渐降低。所述半导体结构在后续工艺中能够保护沟道孔侧壁不受损伤。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在形成3D NAND存储器的过程中，需要在衬底表面形成牺牲层与绝缘层堆叠而成的堆叠结构，然后刻蚀所述堆叠结构形成沟道孔，在所述沟道孔内形成沟道孔结构，作为存储串。形成沟道孔结构的过程中，需要对沟道孔底部的衬底进行等离子体刻蚀，形成凹陷的开口，再在所述开口内形成外延层。在对所述衬底进行刻蚀过程中，容易对沟道孔的侧壁造成损伤，使得沟道孔的特征尺寸受到影响，并且容易在沟道孔底部造成杂质沉积，影响后续形成的外延层质量，从而影响形成的存储器的性能。

发明内容

本发明所要解决的技术问题是，提供一种半导体结构的形成方法，提高存储器的性能。

为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁表面形成一材料层，所述材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大；对所述材料层进行湿法刻蚀，至少部分去除所述沟道孔底部的材料层而保留所述沟道孔侧壁表面部分厚度的材料层，所述湿法刻蚀包括：依次进行的化学液浸泡阶段和冲洗阶段；其中，所述化学液浸泡阶段包括：将形成有材料层的衬底浸泡于刻蚀溶液中；所述冲洗阶段包括：将形成有材料层的衬底从刻蚀溶液中取出，浸泡于去离子水中，使所述沟道孔内的刻蚀溶液浓度自沟道孔底部向顶部方向逐渐降低。

可选的，所述材料层的最大厚度为最小厚度的1.5～2倍。

可选的，采用原子层沉积工艺形成所述材料层，且在形成所述材料层的过程中，衬底进行旋转，将衬底的转速设置为2000转/秒～3500转/秒。

可选的，在形成所述材料层的过程中，将沉积气体自衬底上方喷向所述衬底。

可选的，所述材料层的材料包括氧化硅、氮氧化硅、氮化硅中的至少一种。

可选的，所述化学液浸泡阶段中，将形成有材料层的衬底浸泡于刻蚀溶液中30s～60s。

可选的，所述冲洗阶段包括：将去离子水在平行衬底表面方向进行流动冲洗，然后停止所述流动冲洗，保持所述衬底继续浸泡于所述去离子水中。

可选的，所述流动冲洗过程持续5s～10s；停止流动冲洗后，在去离子水中浸泡持续300s～600s。

可选的，所述湿法刻蚀包括多次循环的所述化学液浸泡阶段和所述冲洗阶段。

可选的，还包括：至少去除部分所述沟道孔底部的材料层之后，刻蚀所述沟道孔底部的衬底；去除所述沟道孔侧壁表面剩余的材料层；在所述沟道孔内形成沟道孔结构。