[发明专利]编码方法、装置及显示装置

说明书

本申请是关于一种编码方法、装置及显示装置，属于面板制造领域。包括：将待传输数据的待编码字节对应的8比特数据编码为备选10比特数据，所述待传输数据包括至少一个待编码字节；当所述待编码字节不是所述待传输数据的首个字节时，检测所述备选10比特数据的第一位数据与所述第一位数据相邻的前一位数据是否相同；当所述第一位数据与所述前一位数据的数值相同时，将所述备选10比特数据取反，得到目标10比特数据；当所述第一位数据与所述前一位数据的数值不同时，将所述备选10比特数据确定为目标10比特数据；其中，所述目标10比特数据为二进制数据。本申请实现了PLL和DLL的兼容。本申请用于信号传输系统的信道编码。

技术领域

本申请涉及面板制造领域，特别涉及一种编码方法、装置及显示装置。

背景技术

液晶显示面板驱动部分通常包含控制器(英文Timing Controller)、源极驱动器(英文Source Driver)和栅极驱动器(英文Gate Driver)，其中，控制器的主要功能是对每一帧图像数据进行处理，生成每一帧图像数据对应的数据信号和控制信号，数据信号被传送到源极驱动器，源极驱动器将所接收的数据信号转换成数据电压，以写入液晶显示面板上相对应的像素。

随着液晶显示面板分辨率的提升，液晶显示面板中控制器和源极驱动器之间数据传输的速率越来越高，目前有一种8b/10b(即将8比特(bit)数据编码成10比特数据)的编码方法来进行数据的高速传输，具体的，将8比特的原始数据划分成两部分，其前5位进行5b/6b(即将5比特(bit)数据编码成6比特数据)编码，后3位则进行3b/4b(即将3比特(bit)数据编码成4比特数据)编码。

但是，随着编解码技术的发展，目前的时序控制领域，信号传输通常有锁相环(英文：Phase Locked Loop；简称：PLL)和延迟锁相环(英文：Delay—lockedLoop；简称：DLL)两种方式，其中PLL较为常见，DLL要求传输过程中需要出现跳变沿，而上述编码方法，只支持PLL的传输方式，并不支持DLL的传输方式。

发明内容

为了解决现有的8b/10b编码方法无法兼容PLL和DLL的问题，本申请实施例提供了一种编码方法、装置及显示装置。所述技术方案如下：

第一方面，提供一种编码方法，包括：

将待传输数据的待编码字节对应的8比特数据编码为备选10比特数据，所述待传输数据包括至少一个待编码字节；

当所述待编码字节不是所述待传输数据的首个字节时，检测所述备选10比特数据的第一位数据与所述第一位数据相邻的前一位数据是否相同；

当所述第一位数据与所述前一位数据的数值相同时，将所述备选10比特数据取反，得到目标10比特数据；

当所述第一位数据与所述前一位数据的数值不同时，将所述备选10比特数据确定为目标10比特数据；

其中，所述目标10比特数据为二进制数据。

可选的，所述备选10比特数据满足：

enc[k1]＝～din[m]；

enc[k2]＝～din[m]^F；

其中，enc[k1]为所述备选10比特数据中的指定位数据，enc[k2]为所述备选10比特数据中除所述指定位数据之外的数据，所述din[m]为所述8比特数据中的指定位数据，所述F为基于所述8比特数据中的其他位数据中的至少一者确定的数据，～表示执行取反操作，^表示执行异或操作。

可选的，所述将待传输数据的待编码字节对应的8比特数据编码为备选10比特数据，包括：

按照如下方式将所述8比特数据编码为所述备选10比特数据：

enc[9]＝～din[3]；