[发明专利]边界测试电路、存储器及边界测试方法

说明书

本公开涉及一种边界测试电路、存储器及边界测试方法，本公开实施例中的边界测试电路包括多个边界寄存器电路，边界寄存器电路一端接收初始测试信号，其另一端向下一级边界寄存器电路传送初始测试信号；多个状态控制电路，状态控制电路的输入端接收边界寄存器电路中保存的初始测试信号，其控制端接收一状态控制信号，其输出端向待测试的集成电路发送实时测试信号；其中，实时测试信号是与初始测试信号相位相同或者相位相反的信号。本公开实施例提供的边界测试电路可以提高测试效率以及测试灵活性。

技术领域

本公开涉及电学技术领域，具体涉及一种边界测试电路、存储器及边界测试方法。

背景技术

在现代电子应用系统中，随着大规模集成电路的出现，印制电路板制造工艺向小、微、薄发展，元器件的管脚数和管脚密度不断提高，使用万用表、示波器测试芯片的传统“探针”测试方法已不能满足要求。

在这种背景下，边界扫描测试应运而生。边界扫描测试是通过在芯片的每个I/O管脚附加一个边界扫描单元(Boundary Scan Cell，简称BSC)以及一些附加的测试控制逻辑实现的，BSC主要是由寄存器组成的。芯片的每个I/O管脚都有一个BSC，每个BSC有两个数据通道：一个是测试数据通道，包括测试数据输入(Test Data Input，简称TDI)、测试数据输出(Test Data Output，简称TDO)；另一个是正常数据通道，包括正常数据输入(NormalData Input，简称NDI)、正常数据输出(normal data output，简称NDO)。

在现有的边界测试电路中，在测试模式下，测试数据是依据每个时钟周期顺序将数据传送，再将每一个边界扫描单元的数据通过I/O管脚输出到待测试的集成电路中。不同的测试向量每次都需要先输入至所有的边界扫描单元，然后再输出到待测试的集成电路，普遍存在测试效率低且灵活性差的问题。

因此，目前亟需一种新型的边界测试电路及方法，以便克服相关技术中存在的缺陷。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种边界测试电路、存储器及边界测试方法，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的测试效率低、灵活性差的技术问题。

根据本公开的一个方面，提供一种边界测试电路，用于测试集成电路，其特殊之处在于，所述边界测试电路包括：

多个边界寄存器电路，所述边界寄存器电路一端接收初始测试信号，其另一端向下一级边界寄存器电路传送所述初始测试信号；

多个状态控制电路，所述状态控制电路的输入端接收所述边界寄存器电路中保存的初始测试信号，其控制端接收一状态控制信号，其输出端向待测试的所述集成电路发送实时测试信号；

其中，所述实时测试信号是与所述初始测试信号相位相同或者相位相反的信号。

在本公开的一种示例性实施方式中，所述状态控制信号用于控制所述实时测试信号的相位切换。

在本公开的一种示例性实施方式中，所述状态控制电路包括：

非门元件，所述非门元件的输入端接收所述边界寄存器电路中保存的初始测试信号；

第一数据选择器，所述第一数据选择器的一个输入端接收所述初始测试信号，其另一输入端与所述非门元件的输出端相连，其控制端接收所述状态控制信号，其输出端发送所述实时测试信号。

在本公开的一种示例性实施方式中，所述状态控制电路包括：

第一寄存器，所述第一寄存器的输入端接收所述边界寄存器电路中保存的初始测试信号；