[发明专利]发光二极管在审
申请号: | 201810987811.3 | 申请日: | 2018-08-28 |
公开(公告)号: | CN109950376A | 公开(公告)日: | 2019-06-28 |
发明(设计)人: | 陈立宜 | 申请(专利权)人: | 美科米尚技术有限公司 |
主分类号: | H01L33/14 | 分类号: | H01L33/14;H01L33/38 |
代理公司: | 北京中原华和知识产权代理有限责任公司 11019 | 代理人: | 寿宁;张琳 |
地址: | 萨摩亚阿庇亚*** | 国省代码: | 萨摩亚;WS |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 低电阻 高电阻 第一型半导体层 第一电极 第二型半导体层 发光二极管 电性连接 半导体层 部位减少 部位增加 第二电极 电流流通 电荷 电极 电阻 质地 包围 配置 | ||
1.一种发光二极管,其特征在于,包含:
第一型半导体层,包含第一低电阻部位、至少一个第二低电阻部位以及高电阻部位,其中该高电阻部位介于该第一低电阻部位以及该第二低电阻部位之间,该高电阻部位包围该第一低电阻部位,且该第一型半导体层的电阻值由该第一低电阻部位往该高电阻部位增加,并由该高电阻部位往该第二低电阻部位减少;
第一电极,电性连接至该第一低电阻部位,且在该第一电极与该第二低电阻部位之间没有电流流通,其中该高电阻部位配置以将电荷载子限制于该第一低电阻部位内部;
第二型半导体层,其中该第一型半导体层的至少一部分介于该第一电极与该第二型半导体层之间;以及
第二电极,电性连接至该第二型半导体层。
2.根据权利要求1所述的发光二极管,其特征在于:其中该第二低电阻部位围绕该高电阻部位。
3.根据权利要求1所述的发光二极管,其特征在于:其中多个所述第二低电阻部位具有同样的电阻值。
4.根据权利要求1所述的发光二极管,其特征在于:其中该至少一个第二低电阻部位的数量为多个,且所述第二低电阻部位中的至少两者具有相异的电阻值。
5.根据权利要求1所述的发光二极管,其特征在于:其中该高电阻部位定义出该第一低电阻部位的形状。
6.根据权利要求1所述的发光二极管,其特征在于:其中该第一电极与该第一低电阻部位的至少一部分接触,该第一电极与该高电阻部位的至少一部分接触,且该第一电极并未接触该第二低电阻部位。
7.根据权利要求1所述的发光二极管,其特征在于:其中该第一电极与该第一低电阻部位的至少一部分接触,且该第一电极并未接触该高电阻部位与该第二低电阻部位。
8.根据权利要求1所述的发光二极管,其特征在于,进一步包含:
第一电流控制层,其中该第一电流控制层的至少一部分介于该第一电极与该第一型半导体层之间,该第一电流控制层具有位于其内的第一开口,该第一开口在该第一型半导体层的顶部表面上的垂直投影至少部分地与该第一低电阻部位重叠,且该第一电极通过该第一开口电性连接至该第一低电阻部位。
9.根据权利要求8所述的发光二极管,其特征在于,进一步包含:
第二电流控制层,其中该第二电流控制层的至少一部分介于该第一型半导体层的该顶部表面与该第二电极之间,该第二电流控制层具有位于其内的第二开口,该第二开口在该第一型半导体层的该顶部表面上的垂直投影至少部分地与该第一低电阻部位重叠。
10.根据权利要求1所述的发光二极管,其特征在于,进一步包含:
电流控制层,其中该电流控制层的至少一部分介于该第一电极与该第二低电阻部位之间,该电流控制层具有位于其内的开口,该开口在该第一型半导体层的顶部表面上的垂直投影至少部分地与该第一低电阻部位重叠,且该第一电极通过该开口电性连接至该第一低电阻部位。
11.根据权利要求1所述的发光二极管,其特征在于,进一步包含:
电流控制层,位于该第一型半导体层内,其中该电流控制层具有位于其内的开口,且该开口在该第一型半导体层的顶部表面上的垂直投影至少部分地与该第一低电阻部位重叠。
12.根据权利要求11所述的发光二极管,其特征在于,进一步包含:
主动层,介于该第一型半导体层以及该第二型半导体层之间,其中该电流控制层接触该主动层。
13.根据权利要求11所述的发光二极管,其特征在于,进一步包含:
主动层,介于该第一型半导体层以及该第二型半导体层之间,其中该第一型半导体层的一部分将该电流控制层与该主动层隔开。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美科米尚技术有限公司,未经美科米尚技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810987811.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:发光二极管外延片及其生长方法
- 下一篇:LED芯片及其制备方法