[发明专利]多晶硅栅的制造方法

说明书

本发明公开了一种多晶硅栅的制造方法，包括步骤：步骤一、在半导体衬底表面依次形成栅介质层、第一多晶硅层和硬质掩膜层；步骤二、依次对硬质掩膜层和所述第一多晶硅层进行刻蚀，刻蚀后的第一多晶硅层组成多晶硅栅；步骤三、在多晶硅栅的侧面自对准形成侧墙，通过硬质掩膜层将侧墙的顶部表面增加到高于多晶硅栅的顶部表面；步骤四、去除硬质掩膜层。本发明能通过硬质掩膜层将多晶硅栅表面调节到低于侧墙的顶部表面，形成多晶硅栅的顶部表面低于侧墙的顶部表面的结构，能防止多晶硅栅和两侧的接触孔短路，提高产品良率。

技术领域

本发明涉及一种半导体集成电路的制造方法，特别是涉及一种多晶硅栅的制造方法。

背景技术

在硅-氧化层-氮化层-氧化层-硅(SONOS)闪存(Flash)工艺中，由于器件单元(cell)区域面积小，两根SONOS器件单元管子之间的间距会很窄，当SONOS器件单元的多晶硅栅(poly)高于旁边具有氧化层-氮化层-氧化层(ONO)结构的侧墙(spacer)时，多晶硅栅的尖角容易与多晶硅栅两侧的源区和漏区顶部的接触孔(Contact)接触，从而导致多晶硅栅即poly与有源区(Active)短路即Active-poly短路，最终产品性能失效。

如图1A至图1B所示，是现有多晶硅栅的制造方法的各步骤中的器件结构示意图；现有多晶硅栅的制造方法包括如下步骤：

步骤一、如图1A所示，在半导体衬底如硅衬底1的表面依次形成由第一氧化层102a、第二氮化层102b和第三氧化层102c叠加而成的栅介质层102，以及形成多晶硅栅103，对多晶硅栅103进行光刻刻蚀形成图1A所示的仅位于栅极形成区域的所述多晶硅栅103。

步骤二、依次沉积第四氧化层、第五氮化层和第六氧化层并进行全面刻蚀形成由第四氧化层侧墙104a、第五氮化层侧墙104b和第六氧化层侧墙104c叠加而成的侧墙104。所述第五氮化层侧墙104b呈L型。

由于进行所述侧墙104的刻蚀工艺时是以所述多晶硅栅103的表面为刻蚀终止层，最后形成的所述侧墙104的顶部表面的高度会低于所述多晶硅栅103的顶部表面的高度，如虚线圈105所示。

在所述侧墙104形成之后，后续会进行源漏注入自对准在所述多晶硅栅103两侧的所述半导体衬底表面形成源区和漏区。之后形成层间膜，再形成穿过所述层间膜的接触孔。在多晶硅栅103、所述源区和所述漏区的顶部都形成有接触孔。在所述多晶硅栅103的顶部表面高于所述侧墙104的顶部表面时，由于多晶硅的晶粒较大，在所述侧墙104刻蚀之后在所述多晶硅栅103的表面非常容易形成尖角，这些尖角容易直接和两侧的接触孔接触，从而产生Active-poly短路。其中有源区由用于形成单元器件的半导体衬底组成，源区、漏区和所述多晶硅栅底部的沟道区都形成于所述有源区中。

发明内容

本发明所要解决的技术问题是提供一种多晶硅栅的制造方法，能防止多晶硅栅和两侧的接触孔短路，提高产品良率。

为解决上述技术问题，本发明提供的多晶硅栅的制造方法包括如下步骤：

步骤一、在半导体衬底表面依次形成栅介质层、第一多晶硅层和硬质掩膜层，所述硬质掩膜层用于调节后续形成侧墙后多晶硅栅表面低于所述侧墙的表面的高度。

步骤二、依次对所述硬质掩膜层和所述第一多晶硅层进行刻蚀，刻蚀后的所述第一多晶硅层组成多晶硅栅。

步骤三、采用淀积加全面刻蚀工艺在表面叠加有所述硬质掩膜层的所述多晶硅栅的侧面自对准形成侧墙，所述侧墙顶部表面根据所述硬质掩膜层的顶部表面的高度自对准设置且将所述侧墙的顶部表面增加到高于所述多晶硅栅的顶部表面。

步骤四、去除所述硬质掩膜层并形成所述多晶硅栅的顶部表面低于所述侧墙的顶部表面的结构，消除所述多晶硅栅突出到所述侧墙顶部时发生所述多晶硅栅和所述多晶硅栅外的有源区的接触孔短路的风险。