[发明专利]半导体存储设备及其制造方法及包括存储设备的电子设备

说明书

公开了一种半导体存储设备及其制造方法及包括该存储设备的电子设备。根据实施例，半导体存储设备可以包括：衬底；设置在衬底上的存储单元阵列，所述存储单元阵列中的存储单元按行和列排列，各存储单元包括竖直延伸的柱状有源区，柱状有源区包括分别位于上下两端的源/漏区以及位于源/漏区之间的沟道区；以及在衬底上形成的多条位线，各条位线分别位于相应存储单元列的下方，且与相应列中各存储单元下端的源/漏区电连接，其中，各存储单元还包括绕沟道区外周形成的栅堆叠，相应存储单元行中各存储单元的栅堆叠中的栅导体层沿着行的方向彼此连续地延伸从而构成相应的字线。

技术领域

本公开涉及半导体领域，具体地，涉及基于竖直型器件的半导体存 储设备及其制造方法以及包括这种半导体存储设备的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中， 源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置， 水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极 和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件， 竖直型器件更容易缩小。纳米线(nanowire)或纳米板(nano sheet)竖 直型环绕栅场效应晶体管(V-GAAFET，Vertical Gate-all-around Field Effect Transistor)是未来高性能和高密度集成器件的候选之一。

但是，对于竖直型器件，难以控制栅长，特别是对于单晶的沟道材 料。另外，难以在竖直型晶体管下方建立埋入位线，也难以形成高密度 的位线。而且，在存储器阵列中，字线和位线仍然占据了很大面积。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种具有改进特性的 半导体存储设备及其制造方法以及包括这种半导体存储设备的电子设 备。

根据本公开的一个方面，提供了一种半导体存储设备，包括：衬底； 设置在衬底上的存储单元阵列，所述存储单元阵列中的存储单元按行和 列排列，各存储单元包括竖直延伸的柱状有源区，柱状有源区包括分别 位于上下两端的源/漏区以及位于源/漏区之间的沟道区；以及在衬底上 形成的多条位线，各条位线分别位于相应存储单元列的下方，且与相应 列中各存储单元下端的源/漏区电连接，其中，各存储单元还包括绕沟道 区外周形成的栅堆叠，相应存储单元行中各存储单元的栅堆叠中的栅导 体层沿着行的方向彼此连续地延伸从而构成相应的字线。

根据本公开的另一方面，提供了一种制造半导体存储设备的方法， 包括：在衬底上设置第一源/漏层、沟道层、第二源/漏层和硬掩模层的 叠层；将所述叠层构图为按行和列排列的子叠层的阵列，且在每一行中， 相邻子叠层之间存在桥接部分；在各子叠层列中的第一源/漏层的下部处 形成沿列的方向延伸的多条位线；以及在硬掩模层下方，绕沟道层的外 周形成栅堆叠，其中，在每一行中，栅堆叠具有与硬掩模层的桥接部分 相对应的桥接部分，所述桥接部分构成相应的字线。

根据本公开的另一方面，提供了一种电子设备，包括上述半导体存 储设备。

根据本公开实施例的半导体存储设备基于竖直型器件如 V-GAAFET。有源区特别是其中的沟道区可以包括单晶半导体材料，可 以具有高载流子迁移率和低泄漏电流，从而改善了器件性能。字线可以 由连续延伸的栅堆叠本身构成，这可以节省面积。另外，可以在有源区 下方形成埋入位线。这种埋入位线构造有利于竖直型器件的集成，并可 以节省面积。

根据本公开的实施例，埋入位线以及字线中至少之一可以按自对准 的方式形成。这可以利于制造，并有助于节省面积。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他 目的、特征和优点将更为清楚，在附图中：

图1至26(c)示出了根据本公开实施例的制造半导体存储设备的流程 的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。