[发明专利]位矩阵乘法在审
| 申请号： | 201810997182.2 | 申请日： | 2018-08-29 |
| 公开（公告）号： | CN109582283A | 公开（公告）日： | 2019-04-05 |
| 发明（设计）人： | D·Y·巴伯金;K·A·杜什;V·苏霍姆利诺夫 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F7/523 | 分类号： | G06F7/523 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 何焜;张欣 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 矩阵 矩阵乘法 源位 标识符 乘法 处理器 指令 解码 操作选择 结果存储 解码电路 指令解码 累加 操作码 立即数 复数 字段 电路 申请 | ||
1.一种处理器，包括：
解码电路，用于对指令解码，所述指令具有用于操作码、第一源位矩阵的标识符、第二源位矩阵的标识符、目的地位矩阵的标识符和立即数的字段；以及
执行电路，用于：执行经解码的指令以执行所标识的第一源位矩阵与所标识的第二源位矩阵的位矩阵乘法，其中，乘法和累加操作由操作选择器选择；并且将所述位矩阵乘法的结果存储到所标识的目的地位矩阵中。
2.如权利要求1所述的处理器，其特征在于，所述操作选择器是8位的立即数。
3.如权利要求1-2中任一项所述的处理器，其特征在于，所述立即数的四位用于选择异或XOR、与AND、或OR和或非NOR的组中的累加操作。
4.如权利要求1-2中任一项所述的处理器，其特征在于，所述立即数的四位用于选择异或XOR、与AND、或OR和或非NOR的组中的乘法操作。
5.如权利要求1-4中任一项所述的处理器，其特征在于，所标识的第一源矩阵是8x8位矩阵，并且所标识的第二源位矩阵是8x64位矩阵。
6.如权利要求1-4中任一项所述的处理器，其特征在于，所标识的第一源矩阵是64x8位矩阵，并且所标识的第二源位矩阵是8x8位矩阵。
7.如权利要求1-4中任一项所述的处理器，其特征在于，所标识的第一源矩阵是8x64位矩阵，并且所标识的第二源位矩阵是64x64位矩阵。
8.如权利要求1-7中任一项所述的处理器，其特征在于，所标识的第二源位矩阵存储在存储器中。
9.如权利要求1-4中任一项所述的处理器，其特征在于，所标识的第一源矩阵是64x8位矩阵，并且所标识的第二源位矩阵是64x8位矩阵。
10.如权利要求1-8中任一项所述的处理器，其特征在于，所标识的第一源位矩阵存储在存储器中。
11.如权利要求1-10中任一项所述的处理器，其特征在于，所述位矩阵乘法包括：对于所述目的地中的每个位的位置，将来自所标识的第一源位矩阵中的对应行的每个位的位置的值乘以所标识的第二源位矩阵中的对应列的对应的S位的位置的值，将乘法中的每一个累加，并且存储累加的结果。
12.一种处理器，包括：
解码电路，用于对指令解码，所述指令具有用于操作码、第一源位矩阵的标识符、第二源位矩阵的标识符、目的地位矩阵的标识符和立即数的字段；以及
执行电路，用于：执行经解码的指令以执行所标识的第一源位矩阵的S位的元素的矩阵与所标识的第二源位矩阵的S位的元素的乘法，其中，乘法和累加操作由操作选择器选择；并且将矩阵乘法的结果存储到所标识的目的地位矩阵中，其中，S指示复数位尺寸。
13.如权利要求12所述的处理器，其特征在于，S指示位尺寸为1、2、4或8。
14.如权利要求12-13中任一项所述的处理器，其特征在于，所述操作选择器是8位的立即数。
15.如权利要求12-14中任一项所述的处理器，其特征在于，所述立即数的四位用于选择异或XOR、与AND、或OR和或非NOR的组中的累加操作。
16.如权利要求12-15中任一项所述的处理器，其特征在于，所述立即数的四位用于选择异或XOR、与AND、或OR和或非NOR的组中的乘法操作。
17.如权利要求12-16中任一项所述的处理器，其特征在于，所标识的第一源矩阵是8x8位矩阵，并且所标识的第二源位矩阵是8x64位矩阵。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810997182.2/1.html，转载请声明来源钻瓜专利网。
