[发明专利]一种绝缘栅双极型晶体管及其制备方法

说明书

一种绝缘栅双极型晶体管及其制备方法，属于功率半导体技术领域。本发明通过在传统电荷存储型IGBT器件结构的基础上，在基区中形成异质结结构，从而形成阻挡漂移区内的少数载流子流入基区的势垒，由此大幅度提高漂移区内靠近发射极一侧的少数载流子浓度，改善了漂移区载流子分布浓度，增强IGBT的电导调制效应，从而降低器件正向导通压降Vceon，优化IGBT正向导通压降Vceon与关断损耗Eoff之间的折中特性；克服了传统电荷存储层在降低Vceon的同时导致击穿电压下降的缺点；并且通过调整形成异质结结构的不同禁带宽度半导体材料的组合能够进一步优化器件工作特性。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种绝缘栅双极型晶体管及其制备方法。

背景技术

IGBT是由MOSFET(输入级)和PNP晶体管(输出级)复合而成的一种器件，既有MOSFET器件易于驱动、输入阻抗低和开关速度快的特点，又有双极型器件通态电流密度大、导通压降低、损耗小、稳定性好的优点。基于这些优异的器件特性，近年来IGBT已经成为广泛应用于中高压领域的主流功率器件，例如高铁、电动汽车、电机驱动，并网技术，储能电站，AC/DA转换和变频调速等领域。采用IGBT进行功率变换，能够提高用电效率和质量，具有高效节能和绿色环保的特点，是解决能源短缺问题和降低碳排放的关键支撑技术，因此被称为功率变流产品的“CPU”、“绿色经济之核”。

IBGT的正面MOS结构包括栅极和发射区。栅极结构有平面栅和沟槽栅两种。平面栅结构具有较好的栅氧化层质量，其栅电容较小，并且不会在栅极下方处造成电场集中而影响耐压，平面栅结构经过优化改进可进一步降低栅电容同时改进其他的工作特性，如降低栅存储时间，降低开关损耗，还能减小短路安全工作区(SCSOA)测试中的栅电压过冲。而沟槽栅结构将沟道从横向变为纵向，消除了导通电阻中R_JFET的影响，同时可以提高元胞密度，从而有利于降低功耗。目前行业内先进的增强型技术就是通过优化正面MOS结构，提高靠近发射区一端的载流子注入效率，从而优化导通压降与关断损耗的折中关系。普遍采用的是载流子存储层(Carrier Stored Layer,CSL)。图1示意出的是一种N沟道沟槽栅绝缘栅双极型晶体管(CSTBT)，从图中可看出，该结构是在P型基区5下方引入具有较高掺杂浓度和一定厚度的N型电荷存储层7，N型电荷存储层7缩短了沟道的长度，同时在P型基区5下方引入空穴势垒，即增加了空穴载流子流向IGBT发射极的势垒，如图2和图3示出了该结构在零偏和外加2V正向偏压下的能带分布。这样就会使得器件靠近发射极端的空穴浓度大大提升，从而改善整个N-漂移区9的载流子浓度分布，增强N-漂移区9的电导调制效应，使IGBT获得了更低的正向导通压降以及更优的正向导通压降与关断损耗的折中关系，并且在一定的正向导通压降下，可获得小的关断时间。然而，随着电荷存储层掺杂浓度的提高，电荷存储型IGBT的电导调制效应改善越大，器件的正向导通特性越好的同时，电荷存储层对于器件的耐压性能不利，其表现为随着电荷存储层掺杂浓度的提高，器件的击穿电压显著降低，这限制了电荷存储层的掺杂浓度和厚度。因此，电荷存储层的掺杂浓度和厚度对器件击穿电压的影响限制了电荷存储型IGBT击穿电压、正向导通压降和关断损耗之间的优化折中。

结合图1所示的传统CSTBT器件结构，业内为有效屏蔽电荷存储层的不利影响，进而获得高的击穿电压，主要采用的是如下两种方式：

(1)增大沟槽栅的深度，通常使沟槽栅的深度大于N型电荷存储层的结深；

(2)减小元胞宽度，从而提高MOS结构的沟道密度，使得沟槽栅间距尽可能小。