[发明专利]通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的半导体器件结构

说明书

本发明公开了通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法和相关联的半导体器件结构。所述方法可以包括：把包括电介质表面的衬底放到反应室中；在所述电介质表面上直接沉积成核膜；然后在所述成核膜上直接沉积钼金属膜，其中沉积所述钼金属膜包括：使所述衬底与包含钼卤化物前体的第一气相反应物接触；然后使所述衬底与包含还原剂前体的第二气相反应物接触。还公开了包括利用中间的成核膜设置在电介质材料的表面上的钼金属膜的半导体器件结构。

相关申请的交叉引用

本申请要求下列申请的优先权：2017年8月30日提交的名称为“Layer FormingMethod”的美国非临时专利申请号15/691,241；2017年12月18日提交的名称为“LayerForming Method”的美国临时专利申请号62/607,070；以及2018年1月19日提交的名称为“Deposition Method”的美国临时专利申请号62/619,579。

技术领域

本公开整体涉及用于在衬底的电介质表面上沉积钼金属膜的方法，尤其是用于在电介质表面上直接沉积成核膜、然后在该成核膜上直接沉积钼金属膜的方法。本公开还整体涉及半导体器件结构，这些结构包括直接设置在成核膜上的钼金属膜，该成核膜直接设置在电介质材料的表面上。

背景技术

先进技术节点中的半导体器件制造过程通常需要目前最高水平的用于形成金属膜(例如钨金属膜和铜金属膜)的沉积方法。

沉积金属膜的一个常见要求是，沉积过程必须具有极高的保形性。例如，通常需要保形沉积，以便在包括高纵横比特征的三维结构上均匀地沉积金属膜。沉积金属膜的另一个常见要求是，沉积过程能够沉积出在大的衬底区域上连续的超薄膜。在金属膜具有导电性的特定情况下，可能需要优化沉积过程来产生低电阻率膜。

在目前最高水平的半导体器件应用中普遍使用的低电阻率金属膜可以包括钨(W)金属膜和/或铜(Cu)金属膜。然而，钨金属膜和铜金属膜常常需要在金属膜与电介质材料之间设置厚的阻挡层。这种厚的阻挡层可以用于防止金属物质扩散到下面的电介质材料中，从而提高器件可靠性和器件良率。但这种厚的阻挡层常常表现出高电阻率，因而造成半导体器件结构的总电阻率增大。

循环沉积过程(诸如原子层沉积(ALD)和循环化学气相沉积(CCVD))将一种或多种前体(反应物)依序引入反应室，在反应室中，这些前体以依序的方式每次一个地与衬底表面反应。现已证实，循环沉积过程采用原子水平的厚度控制，产生了具有极佳保形性的金属膜。

因此，期望开发出用来沉积和利用低电阻率金属膜的方法和相关联的器件结构，这些低电阻率金属膜是通过保形循环沉积过程沉积在电介质材料上的。

发明内容

提供此概述是为了以简化形式引入一系列概念。下文在本公开的实例实施方案的详细描述中进一步详细描述这些概念。此概述并不意图识别所要求的主题的关键特征或基本特征，也并非意图用于限制所要求的主题的范围。

在一些实施方案中，提供了通过循环沉积过程在衬底的电介质表面上沉积钼金属膜的方法。这些方法可以包括：把包括电介质表面的衬底放到反应室中；在电介质表面上直接沉积成核膜；然后在成核层上直接沉积钼金属膜，其中沉积该钼金属膜包括：使衬底与包含钼卤化物前体的第一气相反应物接触；然后使衬底与包含还原剂前体的第二气相反应物接触。

在一些实施方案中，提供了半导体器件结构。这些半导体器件结构可以包括：包括电介质表面的衬底；直接设置在电介质表面上的成核膜；以及直接设置在成核膜上的钼金属膜。

出于概述本发明和优于现有技术而实现的优势的目的，上文中描述了本发明的某些目标和优势。当然，应理解，未必所有此类目标或优势都可根据本发明的任一特定实施方案实现。因此，举例来说，所属领域的技术人员将认识到，本发明可以按实现或优化如本文中所教示或建议的一种优势或一组优势，但不一定实现如本文中可能教示或建议的其他目的或优势的方式来实施或进行。