[发明专利]栅极驱动器以及包括该栅极驱动器的显示装置

权利要求书

1.一种栅极驱动器，包括：

多个级，

其中，每个级包括：

第一晶体管(T6)，其被配置成根据第一节点(Q)输出第一时钟信号作为扫描信号；

第二晶体管(T7)，其被配置成根据第二节点(QB)输出栅极关断电压作为扫描信号，其中所述第二节点(QB)与所述第一节点(Q)相反地被激活；

第一控制器，其被配置成响应于相位早于所述第一时钟信号的相位的起始信号或承载信号以及相位早于所述第一时钟信号的相位的第四时钟信号，将所述第一节点(Q)激活至栅极导通电压；以及

第二控制器，其被配置成响应于相位晚于所述第一时钟信号的相位的第二时钟信号以及相位晚于所述第二时钟信号的相位的第三时钟信号，将所述第二节点(QB)激活至所述栅极导通电压，

其中，当所述第二时钟信号和所述第三时钟信号保持在所述栅极导通电压时，所述第二节点被激活。

2.根据权利要求1所述的栅极驱动器，其中，所述第二控制器包括：

第三晶体管(T10)，其被配置成响应于所述第二时钟信号向第三节点(Nx)施加所述第三时钟信号；以及

第四晶体管(T4)，其被配置成响应于施加至所述第三节点(Nx)的所述第三时钟信号来控制所述栅极导通电压的输入端子与所述第二节点(QB)之间的电流流动。

3.根据权利要求2所述的栅极驱动器，其中，所述第二控制器还包括连接在所述第三节点(Nx)与所述第二时钟信号的输入端子之间的电容器(CX)。

4.根据权利要求1所述的栅极驱动器，其中，所述第二控制器包括串联地连接在所述栅极导通电压的输入端子与所述第二节点(QB)之间的第五晶体管(T11)和第四晶体管(T4)，

其中，所述第五晶体管(T11)的栅电极连接至所述第二时钟信号的输入端子，所述第四晶体管(T4)的栅电极连接至所述第三时钟信号的输入端子。

5.根据权利要求4所述的栅极驱动器，其中，所述第二控制器还包括第六晶体管(T12)，所述第六晶体管(T12)并联地连接至所述第五晶体管(T11)并且响应于交叠控制信号而导通或关断。

6.根据权利要求1所述的栅极驱动器，其中，所述第一时钟信号至所述第四时钟信号中的每个时钟信号在所述栅极导通电压与所述栅极关断电压之间摆动，

其中，所述第一时钟信号和所述第二时钟信号的栅极导通电压时段部分地交叠，所述第二时钟信号和所述第三时钟信号的栅极导通电压时段部分地交叠，所述第三时钟信号和所述第四时钟信号的栅极导通电压时段部分地交叠，所述第四时钟信号和所述第一时钟信号的栅极导通电压时段部分地交叠，

其中，所述第一时钟信号的栅极导通电压时段与所述第三时钟信号的栅极导通电压时段彼此不交叠，所述第二时钟信号的栅极导通电压时段与所述第四时钟信号的栅极导通电压时段彼此不交叠。

7.根据权利要求5的所述栅极驱动器，其中，所述第六晶体管(T12)响应于所述交叠控制信号保持导通状态，

其中，所述第一时钟信号至所述第四时钟信号中的每一个时钟信号在所述栅极导通电压与所述栅极关断电压之间摆动，

其中，所述第一时钟信号至所述第四时钟信号的栅极导通电压时段彼此不交叠。

8.根据权利要求1所述的栅极驱动器，其中，所述第一控制器包括串联地连接在所述栅极导通电压的输入端子与所述第一节点(Q)之间的第七晶体管(T1)和第八晶体管(T2)，

其中，所述第七晶体管(T1)的栅电极连接至输入所述起始信号或所述承载信号的起始端子，所述第八晶体管(T2)的栅电极连接至所述第四时钟信号的输入端子。