[发明专利]像素结构、像素电路和显示面板

权利要求书

1.一种像素结构，其特征在于，包括：

发光二极管、至少六个晶体管和一个电容，该至少六个晶体管中包括一个或两个氧化物薄膜晶体管，以及至少一个低温多晶硅薄膜晶体管。

2.如权利要求1所述的像素结构，该至少六个晶体管包括第一晶体管(M2)、第二晶体管(M3)、第三晶体管(M1)、第四晶体管(M6)、第五晶体管(M4)、第六晶体管(M5)和第七晶体管(M7)，其中

第一晶体管(M2)，包含：第一端，用来接收像素数据信号；第二端；以及控制端，用来接收第一路信号，并根据该第一路信号使该像素数据信号自该第一端传送至该第二端；

第二晶体管(M3)，包含：第一端、第二端及控制端，该第二晶体管(M3)用来根据该第二晶体管(M3)的控制端及该第二晶体管(M3)的第一端的电位差，产生驱动电流以驱动该发光二极管，其中该第二晶体管的第一端电性耦接于该第一晶体管(M2)的第二端；

第三晶体管(M1)，包含：第一端，用来接收第一电源电压；第二端，电性耦接于该第二晶体管(M3)的第一端；以及控制端，用来接收第二路信号，并根据该第二路信号使该第一电源电压提供至该第二晶体管(M3)；

第四晶体管(M6)，包含：第一端，电性耦接于该第二晶体管(M3)的第二端；第二端，电性耦接于该发光二极管；以及控制端，用来接收该第二路信号，并根据该第二路信号使该驱动电流提供至该发光二极管；

第五晶体管(M4)，包含：第一端，电性耦接于该第二晶体管(M3)的第二端和第四晶体管(M6)的第一端；第二端，电性耦接于该第二晶体管(M3)的控制端；以及控制端，用来接收第三路信号，并根据该第三路信号使该第五晶体管(M4)的第一端的信号传送至该第五晶体管(M4)的第二端；

第六晶体管(M5)，包含：第一端，用来接收第一参考电压；第二端，电性耦接于该第二晶体管(M3)的控制端、该第五晶体管(M4)的第二端；以及控制端，用来接收第四路信号，并根据第四路信号使该第一参考电压自该第六晶体管(M5)的第一端传送至该第六晶体管(M5)的第二端；

第七晶体管(M7)，包含：第一端，用来接收第二参考电压；第二端，电性耦接于该第四晶体管(M6)的第二端及该发光二极管；以及控制端，用来接收第五路信号，并根据第五路信号使该第二参考电压自该第七晶体管(M7)的第一端传送至该第七晶体管(M7)的第二端，

该电容包含：第一端，电性耦接于该第六晶体管(M5)的第二端、该第二晶体管(M3)的控制端以及该第五晶体管(M4)的第二端；以及第二端，电性耦接于该第七晶体管(M7)的第二端、该第四晶体管(M6)的第二端及该发光二极管。

3.如权利要求2所述的像素结构，其特征在于，

该第五晶体管(M4)和该第六晶体管(M5)为氧化物薄膜晶体管；

该第一晶体管(M2)、该第二晶体管(M3)、该第三晶体管(M1)、该第四晶体管(M6)和该第七晶体管(M7)为低温多晶硅薄膜晶体管。

4.如权利要求3所述的像素结构，其特征在于，

该第一路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为：高电平、低电平、高电平，其中，该第一路信号为扫描信号；

该第二路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为：高电平、高电平、低电平，其中，该第二路信号为发光控制信号；

该第三路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为：低电平、高电平、低电平，其中，该第三路信号为扫描信号；

该第四路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为：高电平、低电平、低电平，其中，该第四路信号为扫描信号；

该第五路信号在初始化阶段、补偿阶段、发光阶段的电平信号分别为：低电平、高电平、高电平，其中，该第五路信号为扫描信号。

5.如权利要求2所述的像素结构，其特征在于，

该第五晶体管(M4)为氧化物薄膜晶体管；

该第一晶体管(M2)、该第二晶体管(M3)、该第三晶体管(M1)、该第四晶体管(M6)、该第六晶体管(M5)和该第七晶体管(M7)为低温多晶硅薄膜晶体管。