[发明专利]像素结构、像素电路和显示面板

权利要求书

1.一种像素结构，其特征在于，包括：

发光二极管、至少三个晶体管和至少一个电容，该至少三个晶体管中包括两个氧化物薄膜晶体管和至少一个低温多晶硅薄膜晶体管。

2.如权利要求1所述的像素结构，其特征在于

该至少三个晶体管包括第一晶体管(S1)、第二晶体管(DT)、第三晶体管(S3)、第四晶体管(S2)，该至少一个电容包括第一电容、第二电容和第三电容，其中

第一晶体管(S1)，包含：第一端，用来接收像素数据信号或参考电压；第二端；以及控制端，用来接收第一路信号，并根据第一路信号使该像素数据信号或参考电压自第一端传送至第二端；

第二晶体管(DT)，包含：第一端、第二端及控制端，第二晶体管(DT)用来根据第二晶体管的该控制端及第二晶体管(DT)的第一端的电位差，产生驱动电流以驱动该发光二极管，其中第二晶体管的第一端电性耦接于第一晶体管(M2)的第二端；

第三晶体管(S3)，包含：第一端，用来接收第一电源电压；第二端，电性耦接于第二晶体管(DT)的第一端；以及控制端，用来接收第二路信号，并根据第二路信号使第一电源电压提供至第二晶体管(DT)；

第四晶体管(S2)，包含：第一端，用于接收第二电源电压；第二端，电性耦接于第二晶体管(DT)的第二端和该发光二极管；以及控制端，用来接收第三路信号，并根据第三路信号使第二电源电压至第四晶体管(S2)的第一端提供至第四晶体管(S2)的第二端；

第一电容(CS1)，包含：第一端，电性耦接于第三晶体管(S3)的第一端和第一电源电压；第二端，电性耦接于第二晶体管(DT)的控制端和第一晶体管(S1)的第二端；

第二电容(CS2)，包含：第一端和第二端，分别电性耦接于发光二极管的两端。

3.如权利要求2所述的像素结构，其特征在于，

第一晶体管(S1)和第四晶体管(S2)为氧化物薄膜晶体管；

第二晶体管(DT)和第三晶体管(S3)为低温多晶硅薄膜晶体管。

4.如权利要求3所述的像素结构，其特征在于

第一路信号在初始化周期的电平为高电平，在采样周期的电平依次为低电平、高电平，在编程周期的电平为高电平，在发光周期的电平为低电平，其中，第一路信号为扫描信号之一；

第二路信号在初始化周期的电平为低电平，在采样周期的电平依次为低电平、高电平，在编程周期的电平为低高电平，在发光周期的电平为低电平，其中，第二路信号为发光控制信号；

第三路信号在初始化周期的电平为高电平，在采样周期的电平依次为低电平、低电平，在编程周期的电平为低电平，在发光周期的电平为低电平，其中，第二路信号为扫描信号之一；

第一晶体管(S1)的第一端在初始化周期接收该参考电压，在采样周期依次接收该像素数据信号、该参考电压，在编程周期的电平接收该像素数据信号，在发光周期接收该参考电压。

5.如权利要求1所述的像素结构，其特征在于，

该至少三个晶体管包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)，该至少一个电容包括第一电容，其中

第一晶体管(M1)，包含：第一端，用来接收像素数据信号；第二端；以及控制端，用来接收第一路信号，并根据第一路信号使该像素数据信号自第一端传送至第二端；

第二晶体管(M2)，包含：第一端，用来接收第一电源电压；第二端，电性耦接于该发光二极管；以及控制端；第二晶体管(M2)用来根据第二晶体管(M2)的该控制端及第二晶体管(M2)的第一端的电位差，驱动该发光二极管；

第三晶体管(M3)，包含：第一端，电性耦接于第二晶体管(M2)的控制端；第二端，电性耦接于该发光二极管；以及控制端，用来接收第二路信号，并根据第二路信号使第一端的信号传送至第二端；

第一电容，包含：第一端，电性耦接于第一晶体管(M1)的第二端；第二端，电性耦接于第二晶体管(M2)的控制端和第三晶体管(M3)的第一端。

6.如权利要求5所述的像素结构，其特征在于，

第一晶体管(M1)和第三晶体管(M3)为氧化物薄膜晶体管；

第二晶体管(M2)为低温多晶硅薄膜晶体管。