[发明专利]带栅场板结构的纵向隧穿场效应晶体管

说明书

本发明涉及半导体器件技术，本发明的目的是克服目前TFET器件在提升开态电流时会造成如关态泄漏电流随之增加的缺陷或导致器件频率特性衰退的问题，提供了一种带栅场板结构的纵向隧穿场效应晶体管，其技术方案可概括为：在现有纵向隧穿场效应晶体管基础上增加了栅场板介质区及栅场板电极，栅场板介质区设置于本征区上方，且与本征区的上表面相接触，其厚度大于等于栅氧化物的厚度，一侧与栅氧化物的一侧及栅电极的一侧相接触，栅场板电极设置在栅场板介质区上，且与栅场板介质区的上表面相接触，栅场板电极的一侧与栅电极的一侧相接触。本发明的有益效果是，开态电流增加且同时获得较低的平均亚阈值摆幅，适用于隧穿场效应晶体管。

技术领域

本发明属于半导体器件领域，具体涉及隧穿场效应晶体管(TFET,TunnelingFieldEffect Transistor)技术。

背景技术

随着集成电路中MOSFET尺寸的不断减小，小尺寸、高电场造成的短沟道效应，漏诱生势垒降低和热载流子效应导致器件性能显著退化；更重要的是，由热载流子注入机制决定的MOSFET的亚阈值摆幅(SS)无法低于60mV/dec，造成较大的关态泄漏电源。上述缺点造成了MOSFET在尺寸进一步缩小时遇到严重的困难，研究人员正在积极寻找其他新原理器件来代替MOSFET在大规模集成电路中的应用。基于带带隧穿原理的TEFT相比于MOSFET具有更低的关态电流，更小的亚阈值摆幅，并且与传统CMOS工艺相兼容，因而成为未来最有希望取代MOSFET的器件。

典型的隧穿场效应晶体管本质上是一个基于金属-氧化物-半导体结构的栅控P-I-N二极管，属于横向隧穿场效应晶体管(LTFET)，其结构如图1所示，包括半导体衬底1、源区2、本征区3、漏区4、栅氧化物6及栅电极7，其中，源区2、本征区3及漏区4分别设置在半导体衬底1的上方，且分别与半导体衬底1的上表面相接触，源区2的一侧与本征区3的一侧相接触，本征区3的另一侧与漏区4的一侧相接触，栅氧化物6覆盖在本征区3的上表面，栅电极7设置在栅氧化物6的上方，且与栅氧化物6的上表面相接触。以N型TFET为例，当栅电极偏压为零时，P-I-N二极管反偏，源区2与漏区4之间只有很小的反向饱和电流流过；当栅电极施加较大的正电压时，本征区3能带下移，源区2和本征区3之间势垒增大，若源区2价带高于本征区3导带，则电子可以从源区2价带隧穿到本征区3导带，进而在本征区3的高电场下漂移到漏区4，产生较大的漏源电流。

横向隧穿场效应晶体管中发生的是点隧穿，即隧穿只发生在源区和本征区界面(接触区)处靠近栅氧化物界面的很小区域内，由于隧穿区域面积很小导致无法获得较大的开态电流。为了提高开态电流，研究人员提出了多种解决方案。

方法之一是在隧穿区使用窄带隙材料，如GeSi(锗硅合金)。窄带隙材料能有显著低隧穿势垒从而增加隧穿几率，提高开态电流。但材料的带隙变窄后本征载流子浓度较高，关态泄漏电流随之增加。

另一种方法是采用纵向结构的隧穿场效应晶体管(VTFET，纵向隧穿场效应晶体管)，其结构如图2所示，包括半导体衬底1、源区2、本征区3、漏区4、外延区5、栅氧化物6及栅电极7，其中，源区2、本征区3及漏区4分别设置在半导体衬底1的上方，且分别与半导体衬底1的上表面相接触，源区2的一侧与本征区3的一侧相接触，本征区3的另一侧与漏区4的一侧相接触，外延区5设置在源区2的上方，且与源区2的上表面相接触，外延区5的一侧与本征区3相接触，设外延区5从与本征区3相接触的一侧至另一侧的长度为其横向长度，源区2从与本征区3相接触的一侧至另一侧的长度为其横向长度，则外延区5的横向长度小于源区2的横向长度，外延区5的上表面与本征区3及漏区4的上表面齐平，栅氧化物6覆盖在外延区5的上表面，栅电极7设置在栅氧化物6的上方，且与栅氧化物6的上表面相接触。在这种结构中，非对称的源区2和漏区4结面积以及相对较低的漏区4掺杂浓度能有效抑制双极导电。栅压控制的隧穿发生在垂直方向由栅覆盖的源区2与外延区5界面(即源区2与外延区5相接触的区域)，而薄的外延区5厚度能有效减小隧穿距离，显著提高开态电流并降低亚阈值摆幅。这种结构中发生的是线隧穿，即隧穿区域的面积与覆盖它的栅的尺寸成正比，通过增加覆盖长度可以提高开态电流，但同时也增加了栅-源电容，导致器件频率特性衰退。