[发明专利]数据存取方法、存储器控制电路单元与存储器存储装置

说明书

本发明提供一种数据存取方法、存储器控制电路单元与存储器存储装置。此方法包括：依据第一错误校正编码操作产生与接收的第一数据对应的第一错误更正码；并且依据第二错误校正编码操作产生与接收的第二数据对应的第二错误更正码，其中第二错误更正码包括第一及第二部分错误更正码。此方法还包括将第一数据及第一错误更正码与第二部分错误更正码分别写入至第一实体程序化单元的数据比特区及冗余比特区；以及将第二数据及第一部分错误更正码分别写入至第二实体程序化单元的数据比特区及冗余比特区。

技术领域

本发明涉及一种数据存取方法、存储器控制电路单元与存储器存储装置。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)，例如，快闪存储器，具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

一般来说，为了确保数据的正确性，数据会先被编码然后再被写入可复写式非易失性存储器模块。在读取数据时，数据会被解码以尝试更正其中的错误。若数据中的错误比特皆被更正，数据才会被传回给主机系统。在写入数据至可复写式非易失性存储器模块的实体程序化单元时，会产生与数据相对应的错误更正码(error correcting code,ECC)和/或错误检查码(error detecting code，EDC)，并且数据会被写入至实体程序化单元的数据比特区，而与数据相对应的错误更正码会被写入至实体程序化单元的冗余比特区。编码产生的错误更正码可用来更正欲保护的数据中的错误。

由于制程技术上的关系，存储在实体程序化单元的数据的错误比特发生机率(即，错误率)可能不相同。例如在TLC NAND型快闪存储器中，一般来说，下实体程序化单元的可靠度是高于中实体程序化单元的可靠度，中实体程序化单元的可靠度是高于上实体程序化单元的可靠度。也就是说，实体程序化单元的可靠度越低，其出现错误比特的数目也会越多，在执行解码操作令数据被更正时需要的错误更正码的比特数目也会越多。例如对于可靠度较高的下实体程序化单元，其出现错误比特的数目比较少，执行解码操作令数据被更正时需要的错误更正码的比特数目也会较少，需要存储错误更正码的存储空间也较小。相反地，对于可靠度较低的上实体程序化单元，其出现错误比特的数目比较多，则执行解码操作令数据被更正时需要的错误更正码的比特数目也会较多，需要存储错误更正码的存储空间也较大。

而在传统方式中，无论实体程序化单元的可靠度高低，实体程序化单元中用于存储错误更正码的冗余比特区的大小是固定。然而，对于可靠度低的实体程序单元来说，若有能较多存储空间存储校正能力更强的错误更正码，可以提高存储数据的可靠度。

发明内容

本发明提供一种数据存取方法、存储器控制电路单元与存储器存储装置。

本发明的一范例实施例提出一种数据存取方法，用于包括多个实体程序化单元的可复写式非易失性存储器模块，每一实体程序化单元包括数据比特区与冗余比特区。数据存取方法包括：接收第一数据；依据第一错误校正编码操作产生对应第一数据的第一错误更正码；接收第二数据；以及依据第二错误校正编码操作产生对应第二数据的第二错误更正码，其中，第二错误更正码包括第一部分错误更正码及第二部分错误更正码。此方法还包括：写入第一数据至该些实体程序化单元之中的第一实体程序化单元的数据比特区，并且将第一错误更正码与第二错误更正码的第二部分错误更正码写入至第一实体程序化单元的冗余比特区；以及写入第二数据至该些实体程序化单元之中的第二实体程序化单元的数据比特区，并且将第一部分错误更正码写入第二实体程序化单元的冗余比特区，其中第一错误更正码的比特数目与第二错误更正码的比特数目不同。