[发明专利]用于锁相环的双模式线性化电荷泵电路及模式选择电路

权利要求书

1.一种构成双模式线性化电荷泵电路的模式选择电路，包括互补信号输出端（cp_up、cp_upn、cp_ref、cp_refn、cp_dnn、cp_dn）和信号输出端（cp_don）；其特征在于：

所述模式选择电路（1）内设置有D触发器、逻辑处理电路（5）、互补信号产生电路（6）和输出信号产生电路（4）；

D触发器分别接收鉴频鉴相器（3）输出的充电控制信号和放电控制信号，进行数字运算后输出到输出信号产生电路（4）；

逻辑处理电路（5）分别接收外部寄存器输出的模式控制信号、参考时钟信号、鉴频鉴相器（3）输出的充电控制信号和放电控制信号，进行逻辑处理后，分别输出控制信号到互补信号产生电路（6）和输出信号产生电路（4）；

互补信号产生电路（6）受逻辑处理电路（5）的控制，产生互补信号一、二、三输出到充放电核心电路（2）；

输出信号产生电路（4）分别接收D触发器输出的信号、鉴频鉴相器（3）输出的放电控制信号和逻辑处理电路（5）输出的控制信号，产生控制信号输出到充放电核心电路（2）；

当模式控制信号为逻辑“1”电平时，第一、第二互补信号输出端（cp_up、cp_upn）输出的互补信号一由鉴频鉴相器（3）输出的充电控制信号进行控制；第三、第四互补信号输出端（cp_ref、cp_refn）输出的互补信号二由鉴频鉴相器（3）输出的放电控制信号进行控制；第五、第六互补信号输出端（cp_dnn、cp_dn）输出的互补信号三由逻辑“0”电平进行控制；

当模式选择端（Sel）收到的模式控制信号为逻辑“0”电平时，第一、第二互补信号输出端（cp_up、cp_upn）输出的互补信号一由鉴频鉴相器（3）输出的充电控制信号进行控制；第三、第四互补信号输出端（cp_ref、cp_refn）输出的互补信号二和第五、第六互补信号输出端（cp_dnn、cp_dn）输出的互补信号三均由参考时钟信号进行控制；

当模式选择电路的模式选择端为逻辑高电平时，产生传统线性化电荷泵的控制逻辑；模式选择电路的模式选择端为逻辑低电平时，产生采样保持电荷泵的控制逻辑。

2.根据权利要求1所述的构成双模式线性化电荷泵电路的模式选择电路，其特征在于：该逻辑处理电路（5）内设置有第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）；第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）的控制端均接收外部寄存器输出的模式控制信号；第一二选一选择器（MUX1）的二个输入端均接收鉴频鉴相器（3）输出的充电控制信号；第二二选一选择器（MUX2）的其中一个输入端接收参考时钟信号，另一个输入端接收逻辑“0”电平信号；第三 二选一选择器（MUX3）的其中一个输入端接收参考时钟信号，另一个输入端接收鉴频鉴相器（3）输出的放电控制信号；第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）对收到的信号进行逻辑运算，输出控制信号到互补信号产生电路（6）。

3.根据权利要求2所述的构成双模式线性化电荷泵电路的模式选择电路，其特征在于：该模式选择电路内还设置有第一、第二、第三互补信号产生电路，第一、第二、第三互补信号产生电路的输入端分别接收第一、第二、第三 二选一选择器（MUX1、MUX2、MUX3）的输出信号，进行逻辑处理；

第一、第二、第三互补信号产生电路均由反向器（INV）、延迟单元（8）和数字缓冲器构成；反向器（INV）和延迟单元的输入端均接收二选一选择器的输出信号；反向器（INV）对收到的信号进行反向处理后，再通过第二数字缓冲器（BUF2）进行缓冲处理后输出；延迟单元（8）对收到的信号进行延迟处理后，再通过第三数字缓冲器（BUF3）进行缓冲处理后输出。