[发明专利]一种可重组多面体电路结构及其共形喷印制造方法

说明书

本发明属于可重组多面体电路相关技术领域，其公开了一种可重组多面体电路结构及其共形喷印制造方法，所述多面体电路结构包括多个子模块及旋转轴，所述旋转轴设置于多个所述子模块之间，且所述子模块与所述旋转轴相连接，所述旋转轴通过转动来带动所述子模块转动以实现多个所述子模块之间的重组排列变换，由此构成新的多面体电路；所述子模块包括多面体基板、导线及芯片，所述多面体基板连接于所述旋转轴，所述导线与所述芯片设置在所述多面体基板上，且两者相连接以形成子电路，各个所述子电路相连接以形成多面体电路。本发明通过转动即可得到新的多面体电路，功能电路之间切换简单，提高了集成度，降低了成本，提高了芯片的利用率。

技术领域

本发明属于可重组多面体电路相关技术领域，更具体地，涉及一种可重组多面体电路结构及其共形喷印制造方法。

背景技术

随着电子技术的发展，集成电路的规模越来越大，功能也越发强大。根据摩尔定律预测，集成电路所包含元器件数量和导电线路的复杂程度呈爆发式增长，如何在有限的空间内布置尽可能复杂的电路结构，使集成电路尽可能拥有复杂完备的功能成为了集成电路在设计和制造上最大也是最本质的挑战。随着集成电路集成的功能不断增多增强，功能芯片和处理芯片越来越多，造成了电路面积大、电磁干扰强和功耗高的情况。

为了进一步提高芯片的集成度，上个世纪80年代提出了三维电路(空间电路)概念，即将电路集成到三维空间中以降低集成电路的设计制造面积，节省空间。发展至今，应用最为广泛且完备的设计制造方法为三维堆叠法，即采用多层电路板叠加的方式降低电路所占空间。但是采用这种方法所设计制造的电路存在电磁干扰大，散热性能差的缺陷，芯片只能布置在整个空间电路的上下两层，限制了元器芯片的个数从而限制了空间电路的进一步利用，且由于分层导致了集成电路的可靠性降低，对于使用环境要求较为严格的情况，这种设计制造方法显然不能满足要求。

在此基础上，微纳制造、增材制造和激光加工等新的工艺方法不断被拓展，基于这些新工艺的空间电路制造方法应运而生。这些方法虽然在电路的集成化、电路制造的便捷性、稳定性、电路功能的拓展性上取得了一定的进展，如将电路集成到三维基板上成为空间或者调整布线算法使布线与布置芯片区域的利用率尽可能的提高，但是其发展均属于在原有制造方法的基础上进行优化提升，未能打破电路闲置浪费及芯片使用较多的根本技术壁垒。此外，现有的空间电路制造方法工艺繁琐，制造成本较高。

现阶段，本领域相关技术人员已经做了一些研究，如专利201510857645.1公开了一种基于3D打印工艺的液态金属立体电路及其制造方法，制造带有内部中空流道的立体基体，并向立体基体中注入液体金属以得到立体电路，该方式虽然可以一次性制造出立体电路，但是工艺流程复杂，增材制造效率低，还难以保证液体金属的密封性。又如专利200910106506.X公开了一种立体电路制造工艺，其提出了采用激光直写制造立体电路的方法，其中基板采用特殊的塑胶制成，通过激光扫描还原出金属离子图案，最后通过化学镀形成导电图案，如此提升了立体电路制造的可靠性及稳定性，但对基板的材料限制较大，工艺过程较为复杂。

与此同时，常规的集成电路设计制造方法采用将多种功能的芯片集成到一起，之后通过导线互联以实现集成电路的多功能化需求。但在大多数情况下，集成电路所具备的功能彼此间是并行的，即在某一种功能模块的电路组成中，经常存在完全相同的由元器件和线路组成的电路部分，导致芯片的利用率很低，且由于其形式单一、不可重组的属性导致有限空间内集成电路的组成功能电路种类有限，阻碍其集成度进一步提高。如专利201611217834.3公开了一种多功能电路，该电路将多种功能的芯片集成到一块，信号自同一个输入端输入，主控芯片通过切换信号通道来使集成电路能够切换不同功能，该方法虽然通过通道切换降低了主控芯片的个数，提升了功能集成量，提高了芯片的利用率和集成电路的集成度，但是在功能电路的实现上仍需要多个芯片及多套附属电路才能完成，导致电路成本较高，面积较大，功耗高，不能从根本上解决电路闲置浪费的问题。相应地，本领域存在着发展一种电路闲置率较低的可重组多面体电路结构及其制造方法的技术需求。

发明内容