[发明专利]一种垂直硅纳米线晶体管的制造工艺方法在审
| 申请号： | 201811013518.3 | 申请日： | 2018-08-31 |
| 公开（公告）号： | CN109192662A | 公开（公告）日： | 2019-01-11 |
| 发明（设计）人： | 顾经纶 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 硅纳米线晶体管 垂直 源漏 电路设计 制造工艺 不对称 阻挡 围栅 离子 工艺制造技术 器件可靠性 工艺步骤 器件结构 器件性能 不均匀 掺杂的 原有的 源端 对称 改进 | ||
1.一种垂直硅纳米线晶体管的制造工艺方法，其特征在于，包括下列步骤：
a.通过在硅衬底上进行N型杂质离子注入形成N型重掺杂区域，退火后使用硅气相外延一层单晶硅层；
b.对外延的单晶硅层及N型重掺杂区域进行反应离子刻蚀，形成垂直硅纳米线的沟道部分和源端；
c.在垂直硅纳米线的硅柱部分热氧化形成一层SiO2薄膜作为栅氧化层，然后化学气相淀积第一介质层，并用反应离子刻蚀回刻得到需要的第一介质层厚度，化学气相淀积多晶硅栅极；
d.反应离子刻蚀刻蚀多晶硅露出硅纳米线顶端，得到需要的多晶硅栅厚度，然后进行N型杂质的离子注入形成漏端；
e.漏端形成后化学气相淀积第二介质层并用反应离子刻蚀回刻得到需要的第二介质层厚度，高温退火后在顶端化学气相淀积多晶硅层用反应离子刻蚀回刻得到所需厚度；
f.然后对顶端多晶硅进行N型杂质的离子注入使N型重掺杂区域与纳米线漏端连成一片形成新的漏端；
g.最后是快速热退火和标准金属化工艺。
2.根据权利要求1所述的垂直硅纳米线晶体管的制造工艺方法，其特征在于，所述步骤a中硅气相外延的单晶硅层的厚度为40nm-60nm。
3.根据权利要求2所述的垂直硅纳米线晶体管的制造工艺方法，其特征在于，所述步骤a中硅气相外延的单晶硅层的厚度为50nm。
4.根据权利要求1所述的垂直硅纳米线晶体管的制造工艺方法，其特征在于，所述步骤a中N型重掺杂区域厚度为25nm-35nm。
5.根据权利要求4所述的垂直硅纳米线晶体管的制造工艺方法，其特征在于，所述步骤a中N型重掺杂区域厚度为30nm。
6.根据权利要求1所述的垂直硅纳米线晶体管的制造工艺方法，其特征在于，所述步骤d处理后所述硅纳米线沟道部分的厚度为50nm，源端的厚度为20nm，第一介质层厚度为20nm，多晶硅栅厚度为50nm。
7.根据权利要求1所述的垂直硅纳米线晶体管的制造工艺方法，其特征在于，所述步骤f处理后所述漏端厚度为20nm，公共漏极厚度为10nm，公共原极厚度为10nm。
8.根据权利要求1所述的垂直硅纳米线晶体管的制造工艺方法，其特征在于，所述步骤d中采用与垂直方向夹角0度进行N型杂质的离子注入形成漏端。
9.根据权利要求1所述的垂直硅纳米线晶体管的制造工艺方法，其特征在于，所述各步骤离子注入的剂量在1016/cm2以下。
10.根据权利要求1所述的垂直硅纳米线晶体管的制造工艺方法，其特征在于，所述第一介质层和第二介质层采用SiO2或HfO2或其他能起到电性隔离作用的电介质。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811013518.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
