[发明专利]一种存储器件有效
申请号: | 201811016488.1 | 申请日: | 2018-08-31 |
公开(公告)号: | CN110061002B | 公开(公告)日: | 2021-09-21 |
发明(设计)人: | 濮必得;殷和国;赵修金 | 申请(专利权)人: | 济南德欧雅安全技术有限公司 |
主分类号: | H01L27/108 | 分类号: | H01L27/108 |
代理公司: | 济南诚智商标专利事务所有限公司 37105 | 代理人: | 李修杰 |
地址: | 250101 山东省济南市高新区*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 存储 器件 | ||
1.一种存储器件,其特征在于,所述存储器件包括:
多个DRAM芯片采用双层堆叠式设置;每个芯片具有包括多个芯片接触垫的第一表面,每个接触垫对应于芯片的一个信号,所述信号包括多个数据信号、多个地址信号和多个控制信号;
互联端子,用于将电信号传入和传出所述芯片;
互联网络,用于提供多个导电路径,所述导电路径包括:
每个芯片接触焊盘对应的控制信号以及两个芯片的地址信号之间的电连接;
对应于数据信号的芯片接触焊盘与单独的互联端子之间的电连接,所述互联端子的另一端连接另一芯片的数据信号,所述每个芯片接触焊盘与互联端子之间的迹线长度均不相同;
所述控制信号包括数据选通信号、数据选通补码信号和数据屏蔽信号,其中数据选通信号、数据选通补码信号、数据屏蔽信号和数据信号的信号线长度与这些信号线长度的平均值相差5%以上。
2.如权利要求1所述的一种存储器件,其特征在于,所述互联网络包括:
互联基板,用于限定多个基板导电路径,所述互联基板包括所述第一表面以及第二表面,每个导电路径连接第一表面的1或2或4个基板触点和靠近互联衬底的第二表面上的互联端子;
多个接合线,每个接合线对应于其中一个芯片上的信号,该信号的芯片接触焊盘连接到衬底触点上。
3.如权利要求1所述的一种存储器件,其特征在于,所述存储器件为球栅阵列封装,所述互联端子为封装的底部上的连接球。
4.如权利要求1所述的一种存储器件,其特征在于,所述控制信号包括芯片选择信号,所述芯片选择信号连接至少两个芯片。
5.如权利要求1所述的一种存储器件,其特征在于,所述控制信号包括数据选通信号,所述数据选通信号连接至少两个芯片。
6.如权利要求1所述的一种存储器件,其特征在于,每一个芯片具有4或8或16个数据信号,使得所述存储器件具有8或16或32个位宽。
7.如权利要求4-6任意一项所述的一种存储器件,其特征在于,所述存储器件具有除了关于I/O电容规格或电力规格之外的JEDEC DDR4兼容性,且封装为符合JEDEC标准的DRAM封装。
8.如权利要求7所述的一种存储器件,其特征在于,所述每个芯片具有4Gbit的容量,使得所述存储器件容量为8Gbit或16Gbit。
9.如权利要求7所述的一种存储器件,其特征在于,所述每个芯片具有8Gbit的容量,使得所述存储器件容量为16Gbit或64Gbit。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于济南德欧雅安全技术有限公司,未经济南德欧雅安全技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811016488.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体元件及其制作方法
- 下一篇:集成电路器件及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的