[发明专利]快闪记忆体控制器及相关电子装置

权利要求书

1.一种快闪记忆体控制器，包含有：

一人工智慧模组，用以自一主装置接收一资料，并判断该资料是属于重要资料或是不重要资料，以产生一判断结果；

一微处理器，耦接于该人工智慧模组，用以根据该判断结果以决定将该资料写入至一快闪记忆体模组中，其中该快闪记忆体模组包含多个第一区块以及多个第二区块，其中该多个第一区块中每一个记忆单元所记忆的位元数低于该多个第二区块中每一个记忆单元所记忆的位元数；

其中当该判断结果指出该资料是属于重要资料时，该微处理器仅会将该资料储存在该多个第一区块中的至少其一，并且储存在该多个第一区块中的该资料不会因为该快闪记忆体控制器的其他任何操作而被搬移至不同于该多个第一区块的任一区块中，

其中当该判断结果指出该资料是属于不重要资料时，该微处理器将该资料储存在该快闪记忆体模组的一暂存区块中，

其中该暂存区块为一单层式储存区块，且该微处理器在后续进行一垃圾收集操作时将储存在该暂存区块的该资料搬移到该多个第二区块的至少其一。

2.根据权利要求1所述的快闪记忆体控制器，其中该多个第一区块为快闪记忆体模组中的单层式储存(single level cell，SLC)区块，且该多个第二区块为双层式储存(Multilevel cell，MLC)区块、三层式储存(triple level cell，TLC)区块或是式四层式储存(Quadruplelevelcell，QLC)区块；或是，该多个第一区块为快闪记忆体模组中的单层式储存区块或是双层式储存区块，而该多个第二区块为三层式储存区块或是四层式储存区块。

3.根据权利要求1所述的快闪记忆体控制器，其中该人工智慧模组根据该资料所关联到的该快闪记忆体模组中的实体位址，来判断该资料是属于重要资料或是不重要资料，以产生该判断结果。

4.根据权利要求1所述的快闪记忆体控制器，其中该人工智慧模组根据该资料所对应到的逻辑位址的读取及写入频率，来判断该资料是属于重要资料或是不重要资料，以产生该判断结果。

5.根据权利要求1所述的快闪记忆体控制器，其中该人工智慧模组根据该资料的大小来判断该资料是属于重要资料或是不重要资料，以产生该判断结果。

6.根据权利要求1所述的快闪记忆体控制器，其中该人工智慧模组系在该快闪记忆体控制器处于一离线状态(off-line)时进行训练操作以决定出多个判断逻辑，并在快闪记忆体控制器处于一在线状态(on-line)时使用该多个判断逻辑以判断该资料是属于重要资料或是不重要资料，以产生该判断结果。

7.一种电子装置，包含有：

一快闪记忆体模组；以及

一快闪记忆体控制器，用以存取该快闪记忆体模组，且包含有：

一人工智慧模组，用以自一主装置接收一资料，并判断该资料是属于重要资料或是不重要资料，以产生一判断结果；

一微处理器，耦接于该人工智慧模组，用以根据该判断结果以决定将该资料写入至一快闪记忆体模组中，其中该快闪记忆体模组包含多个第一区块以及多个第二区块，其中该多个第一区块中每一个记忆单元所记忆的位元数低于该多个第二区块中每一个记忆单元所记忆的位元数；

其中当该判断结果指出该资料是属于重要资料时，该微处理器仅会将该资料储存在该多个第一区块中的至少其一，并且储存在该多个第一区块中的该资料不会因为该快闪记忆体控制器的其他任何操作而被搬移至不同于该多个第一区块的任一区块中，

其中当该判断结果指出该资料是属于不重要资料时，该微处理器将该资料储存在该快闪记忆体模组的一暂存区块中，

其中该暂存区块为一单层式储存区块，且该微处理器在后续进行一垃圾收集操作时将储存在该暂存区块的该资料搬移到该多个第二区块的至少其一。