[发明专利]半导体器件结构及其制作方法

说明书

本发明提供一种半导体器件结构及其制作方法，结构包括：衬底；P型半导体沟道及N型半导体沟道，悬空于衬底上；栅介质层，包围P型半导体沟道及N型半导体沟道；栅电极层，包围栅介质层；P型源区及P型漏区，连接于P型半导体沟道的两端；N型源区及N型漏区，连接于N型半导体沟道的两端；其中，P型半导体沟道的P型离子掺杂浓度自P型半导体沟道的表面朝中心逐渐减小，N型半导体沟道的N型离子掺杂浓度自N型半导体沟道的表面朝中心逐渐减小，P型半导体沟道的截面宽度大于N型半导体沟道的截面宽度。本发明可以在单位面积下实现器件的多层堆叠，有效缩短沟道长度，降低短沟道效应，提高器件的负载能力及栅极对沟道的控制能力。

技术领域

本发明属于集成电路设计制造，特别是涉及一种三维堆叠的无结型梯度掺杂沟道半导体器件结构及其制作方法。

背景技术

随着半导体技术的不断发展，半导体器件的尺寸不断缩小，驱动电流等性能不断提升，功耗不断降低，同时也面临越来越严重的短沟效应，越来越复杂的半导体制造工艺以及较高的生产成本。

鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)是一种新的互补式金氧半导体晶体管。FinFET的形状与鱼鳍相，这种设计可以改善电路控制并减少漏电流，缩短晶体管的闸长。

FinFET是源自于传统标准的晶体管—场效应晶体管(Field-Effect Transistor；FET)的一项创新设计。在传统晶体管结构中，栅极只能控制电流在沟道区的一个表面的接通与断开，属于平面的架构。在FinFET的架构中，栅极被设计呈鱼鳍状的3D架构，可于鱼鳍状的栅极的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage)，也可以大幅缩短晶体管的沟道长度。

在2011年初，英特尔公司推出了商业化的FinFET，使用在其22纳米节点的工艺上，为未来的移动处理器等提供更快，更省电的处理器。从2012年起，FinFET已经开始向20纳米节点和14纳米节点推进。2015年三星率先将FinFET技术用于10nm制程，2016年台积电也将FinFET技术用于10nm制程节点。

作为FinFET技术的一个改进，三面包围栅场效应晶体管可以有效提高场效应晶体管的功率和效率，是最近才开始用于服务器、计算机和设备等领域，三面包围栅场效应晶体管将会是未来几年的主流技术。

随着对器件集成度、功率及性能需求的进一步提高，通过将硅纳米片层叠在一起，可以进一步提高功率和性能。在美国专利US8350298中，肖德元等提出了一种混合晶向积累型全包围栅CMOS场效应晶体管，如图1所示，其包括：底层半导体衬底100、具有第一沟道401的PMOS区域400、具有第二沟道301的NMOS区域300及一个栅区域500。所述第一沟道401及第二沟道301的横截面均为跑道形。所述栅区域500将所述第一沟道401及第二沟道301的表面完全包围。该器件可避免多晶硅栅耗尽及短沟道效应，增大器件的阈值电压。然而，当器件沟道长度进入深纳米尺度以后，传统反型沟道器件的源漏突变PN结的掺杂浓度需要在几纳米之内变化几个数量级，实现这种大浓度梯度对于掺杂技术设计会带来很大的困难，并且这些复杂工艺的制造成本很高，影响半导体器件的批量化生产。此外，突变PN 结空间电荷区的极限尺寸是纳米量级的，所以突变PN结的存在从物理本质上限制了沟道长度的进一步缩小。同时，随着沟道的缩短，要求栅极对沟道的控制越来越强。

基于以上所述，提供一种可以进一步提高器件功率及性能、并可有效缩短器件沟道长度的半导体器件结构实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件结构及其制作方法，用于解决现有技术中器件的功率不足以及沟道长度难以进一步降低的问题。