[发明专利]具有可编程优化的存储器-网络处理器

权利要求书

1.一种处理器装置，包括：

处理电路，包括被配置为进行用于生成由所述处理器装置执行的指令的执行结果的操作的多个不同部件；以及

多个地址生成器单元，被配置为生成所述指令访问的操作数的地址；

前端电路，被配置为：

检索用于执行的多个指令；以及

基于所述多个指令的一个或多个指令特性的识别，将地址生成器单元的第一子集配置为产生所述多个指令的地址，并且在所述多个指令的执行期间选择性地禁用所述处理电路的包括地址生成器单元的第二子集的一个或多个部分长达一个或多个周期。

2.如权利要求1所述的处理器装置，其中所述一个或多个指令特性包括重复指令序列。

3.如权利要求2所述的处理器装置，其中所述处理器装置被配置为在执行期间将完整的重复指令序列存储在缓冲区中。

4.如权利要求2所述的处理器装置，其中所述一个或多个部分被识别为不用于所述重复指令序列的执行。

5.如权利要求1所述的处理器装置，其中所述一个或多个部分包括存储单元。

6.如权利要求1所述的处理器装置，其中，为了配置地址生成器单元的第一子集，所述前端电路被配置为选择以下中的一项或多项的值：步幅参数、基本参数或索引参数。

7.如权利要求1所述的处理器装置，其中所述一个或多个部分包括提取单元。

8.如权利要求1所述的处理器装置，其中所述一个或多个部分包括一个或多个流水线单元。

9.如权利要求1所述的处理器装置，其中为了选择性地禁用所述一个或多个部分，所述处理器装置被配置为控制所述一个或多个部分进入低功耗模式。

10.一种用于操作处理器的方法，包括：

由处理电路进行用于生成所执行的指令的执行结果的操作，包括：

由前端电路检索用于执行的多个指令；

基于所述多个指令的一个或多个指令特性的识别，将多个地址生成器单元的第一子集配置为产生所述多个指令中的指令能访问的操作数的地址；以及

在所述多个指令的执行期间，由前端电路基于所述多个指令的一个或多个指令特性的识别来选择性地禁用所述处理电路的包括所述多个地址生成器单元的第二子集的一个或多个部分长达一个或多个周期。

11.如权利要求10所述的方法，其中所述一个或多个指令特性包括重复指令序列。

12.如权利要求11所述的方法，还包括在执行期间将完整的重复指令序列存储在缓冲区中。

13.如权利要求11所述的方法，还包括将所述一个或多个部分识别不用于所述重复指令序列的执行。

14.如权利要求10所述的方法，其中所述一个或多个部分包括存储单元。

15.如权利要求10所述的方法，其中，为了配置地址生成器单元的第一子集，所述前端电路被配置为选择以下中的一项或多项的值：步幅参数、基本参数或索引参数。

16.如权利要求10所述的方法，其中所述一个或多个部分包括提取单元。

17.如权利要求10所述的方法，其中所述一个或多个部分包括一个或多个流水线单元。

18.如权利要求10所述的方法，其中通过控制所述一个或多个部分进入低功耗模式来进行所述选择性地禁用。