[发明专利]半导体器件有效
申请号: | 201811024323.9 | 申请日: | 2018-09-04 |
公开(公告)号: | CN109671713B | 公开(公告)日: | 2023-09-22 |
发明(设计)人: | 李英硕;李太熙 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H10B43/27 | 分类号: | H10B43/27;H10B43/35;H10B41/27;H10B41/35 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 张波 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
1.一种半导体器件,包括:
衬底,其包括在彼此垂直的第一方向和第二方向上延伸的顶表面;
栅极堆叠结构,其设置在所述衬底上,在所述第一方向上彼此间隔开,并且在所述第二方向上延伸;
第一区域,所述栅极堆叠结构的顶表面的水平在所述第一区域中是恒定的;
第二区域,所述栅极堆叠结构的顶表面的水平在所述第二区域中是台阶状的,所述第二区域围绕所述第一区域的至少一部分;以及
导电线,其在所述第二区域中设置在所述栅极堆叠结构之间并且包括沿所述第一方向延伸的第一线形区段和沿所述第二方向延伸的第二线形区段,
其中,在所述第一区域中,所述栅极堆叠结构具有在所述第二方向上以直线延伸的侧面,以及
其中,在所述第二区域中,所述栅极堆叠结构具有在所述第二方向上以凹凸不平的形式延伸的侧面。
2.根据权利要求1所述的半导体器件,其中所述第一线形区段沿所述第一方向上的第一直线延伸,所述第二线形区段沿所述第二方向上的第二直线延伸,以及
其中所述第一线形区段和所述第二线形区段交替地彼此连接,因而具有矩形的凸出部和凹入部。
3.根据权利要求2所述的半导体器件,其中连接所述第二直线的虚拟直线在所述第一方向上彼此间隔开相同的距离。
4.根据权利要求2所述的半导体器件,其中所述栅极堆叠结构的每个包括垂直于所述衬底的所述顶表面堆叠的栅电极层,以及
其中,在所述第二区域中,所述栅电极层在所述导电线中的一个导电线的三个或更多个表面处面对所述一个导电线。
5.根据权利要求1所述的半导体器件,其中所述导电线一体地形成在所述栅极堆叠结构之间。
6.根据权利要求1所述的半导体器件,其中,在所述第二区域中,接触插塞在所述第二方向上沿直线设置于所述栅极堆叠结构上,并且所述接触插塞的底表面的水平依次更靠近所述衬底。
7.根据权利要求6所述的半导体器件,其中,在所述第一方向上,所述导电线横跨在所述第二方向上沿所述直线设置的所述接触插塞中的至少一个接触插塞。
8.根据权利要求1所述的半导体器件,其中,在所述第一区域中,所述导电线设置在所述栅极堆叠结构之间并且在所述第二方向上以直线延伸。
9.根据权利要求1所述的半导体器件,其中所述导电线是公共源极线。
10.一种半导体器件,包括:
衬底,其包括单元阵列区域和围绕所述单元阵列区域的接触连接区域;
栅极堆叠结构,其在平行于所述衬底的顶表面的第一方向上彼此间隔开;以及
公共源极线,其设置在由所述栅极堆叠结构中两个相邻的栅极堆叠结构限定的空间中,
其中,在所述接触连接区域中,所述栅极堆叠结构的顶表面的垂直水平随着离所述单元阵列区域的距离增加而依次降低,并且所述栅极堆叠结构具有在垂直于所述第一方向的第二方向上延伸并包括矩形的凸出部和凹入部的侧面,以及
其中所述公共源极线的顶表面的水平是恒定的并且所述公共源极线根据所述栅极堆叠结构的所述侧面的形状而形成,
其中,在所述单元阵列区域中,所述栅极堆叠结构的所述侧面在所述第二方向上以直线延伸,并且所述公共源极线沿所述栅极堆叠结构的所述侧面形成。
11.根据权利要求10所述的半导体器件,其中两个相邻的栅极堆叠结构的所述侧面的所述矩形的凸出部和凹入部彼此平行设置,以及
其中所述两个相邻的栅极堆叠结构的所述侧面彼此面对。
12.根据权利要求10所述的半导体器件,其中,在所述单元阵列区域中,所述栅极堆叠结构的所述顶表面的所述垂直水平是恒定的,并且所述公共源极线的顶表面的水平是恒定的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811024323.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制造方法
- 下一篇:三维存储器及其制造方法