[发明专利]半导体器件的形成方法

说明书

本发明提供了一种半导体器件的形成方法，首先形成多个栅极结构在衬底中，每个所述栅极结构形成于漏区和源区之间以构成多个存取晶体管，且在同一所述有源区中相邻的所述存取晶体管共用所述漏区，进行两次离子注入以使所述漏区的底部更下沉于每个所述源区，当所述存取晶体管在使用时，电子从所述源区流向所述漏区，由于所述漏区的底部更下沉于每个所述源区，使所述漏区更容易接收电子，避免在两个所述存取晶体管之间形成杂散电流而相互干扰，提高了器件的性能及稳定性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。

背景技术

目前，现有的动态随机存储器芯片通常会包括若干个存取晶体管，为了缩小动态随机存储器芯片的面积以达到最高的集成度，通常采用沟槽型的晶体管结构，且可以在一个有源区中制作两个共用漏区的存取晶体管以进一步缩小面积。可想而知，两个存取晶体管之间的距离非常近(约为20nm)，导致存取晶体管在使用时，很容易产生杂散电流，使两个存取晶体管之间产生串扰，影响器件的性能及稳定性。

发明内容

本发明的目的在于提供一种半导体器件的形成方法，以解决共用漏区的两个晶体管之间相互干扰，影响器件的性能及稳定性的问题。

为了达到上述目的，本发明提供了一种半导体器件的形成方法，所述半导体器件的形成方法包括：

提供衬底，所述衬底中具有多个有源区，所述有源区中定义有一用于形成漏区的第一区域和多个用于形成源区的第二区域，多个所述第二区域顺应所述有源区延伸方向排布在所述第一区域的两侧；

形成多个栅极结构于所述衬底中，并利用所述栅极结构分隔所述第一区域及所述第二区域；

对所述衬底执行第一离子注入工艺，以形成第一导电类型的第一掺杂区在所述第一区域及所述第二区域的衬底中，所述第一掺杂区从所述衬底的顶面向所述衬底的内部延伸至第一深度位置，位于所述第一区域中的所述第一掺杂区构成所述漏区；以及，

对所述第二区域的衬底执行第二离子注入工艺，以注入第二导电类型离子在所述第二区域的第一掺杂区中，所述第二导电类型离子从所述第一掺杂区的底部边界往所述衬底的表面延伸至第二深度位置，以形成第二导电类型的第二掺杂区在所述第二区域的第一掺杂区中，所述第二导电类型的第二掺杂区从所述第一掺杂区的底部边界延伸至所述第二深度位置之间，以及在所述第二区域中所述第一掺杂区从所述第二深度位置至所述衬底表面的部分构成第一导电类型的源区。

可选的，所述漏区的底部更下沉于每个所述源区，所述栅极结构位于所述漏区及所述源区之间以构成多个存取晶体管，并且在同一所述有源区中相邻的所述存取晶体管的所述漏区共用。

可选的，所述漏区和所述源区分别从所述衬底的顶面向所述衬底的内部延伸至第一深度位置及第二深度位置，所述栅极结构的底部位于所述衬底的第三深度位置；并且，所述漏区的第一深度位置低于所述源区的第二深度位置，以使所述漏区的底部更下沉于所述源区，所述栅极结构的第三深度位置低于所述漏区的第一深度位置，以构成所述储存晶体管的沟道区。

可选的，执行第二离子注入工艺以形成所述第二掺杂区的步骤包括形成第一掩模层于所述衬底上，所述第一掩模层中形成有对应所述第二区域的多个开口，并以所述第一掩膜层为掩膜执行所述第二离子注入工艺，以形成所述第二掺杂区并界定出所述源区在所述第二区域中；

以及，在形成所述源区之后，所述半导体器件的形成方法还包括以所述第一掩膜层为掩膜，形成存储电容接触在所述源区的衬底上，所述存储电容接触用于与存储电容连接。

可选的，形成所述栅极结构的步骤包括：

形成栅极沟槽于所述衬底中，并利用所述栅极沟槽分隔所述第一区域和所述第二区域；

形成栅极介质层于所述栅极沟槽的侧壁及底壁上；