[发明专利]晶圆级封装方法及封装结构

说明书

一种晶圆级封装方法及封装结构，封装方法包括：提供器件晶圆，包括多个第一芯片，第一芯片包括第一电极，且第一电极由器件晶圆露出，器件晶圆露出第一电极的面为晶圆正面；提供承载基板，在承载基板上临时键合多个第二芯片，包括第二电极，且第二电极由第二芯片露出，第二芯片露出第二电极的面为芯片正面，与芯片正面相背的面为芯片背面；使芯片背面和晶圆正面相对设置，采用熔融键合工艺使芯片背面键合于晶圆正面；对第二芯片和承载基板进行解键合处理；在第二芯片的侧壁上形成绝缘侧墙；形成保形覆盖芯片正面、绝缘侧墙和晶圆正面的导电层。本发明实现电性连接的工艺较为简单，且器件晶圆和第二芯片的键合强度较高，保证了电性连接效果。

技术领域

本发明涉及半导体制造领域，尤其涉及一种晶圆级封装方法及封装结构。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。

目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(Wafer Level Package System in Package，WLPSiP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

晶圆级系统封装主要包括物理连接和电性连接这两个重要工艺。比如：采用键合工艺实现待集成芯片与晶圆之间的物理连接，通过电镀技术实现半导体器件之间的电性连接，通过硅通孔(Through-Silicon Via，TSV)实现芯片与外部电路的电性连接。

但是，目前晶圆级系统封装的电性连接方法有待进一步简化，且电性连接效果有待提高。

发明内容

本发明解决的问题是提供一种晶圆级封装方法及封装结构，简化封装工艺，并提高电性连接效果。

为解决上述问题，本发明提供一种封装方法，包括：提供器件晶圆，所述器件晶圆包括多个第一芯片，所述第一芯片包括第一电极，且所述第一电极由所述器件晶圆露出，所述器件晶圆露出所述第一电极的面为晶圆正面；提供承载基板，在所述承载基板上临时键合多个第二芯片，所述第二芯片包括第二电极，且所述第二电极由所述第二芯片露出，所述第二芯片露出所述第二电极的面为芯片正面，与所述芯片正面相背的面为芯片背面；使所述芯片背面和所述晶圆正面相对设置，采用熔融键合工艺使所述芯片背面键合于所述晶圆正面；键合之后，对所述第二芯片和承载基板进行解键合处理；在所述解键合处理后，在所述第二芯片的侧壁上形成绝缘侧墙；形成保形覆盖所述芯片正面、绝缘侧墙和晶圆正面的导电层。

相应的，本发明还提供一种晶圆级封装结构，包括：器件晶圆，所述器件晶圆包括多个第一芯片，所述第一芯片包括第一电极，且所述第一电极由所述器件晶圆露出，所述器件晶圆露出所述第一电极的面为晶圆正面；多个第二芯片，通过熔融键合工艺键合于所述晶圆正面，所述第二芯片与所述晶圆正面键合的面为芯片背面，与所述芯片背面相背的面为芯片正面，所述第二芯片包括第二电极，所述第二电极由所述芯片正面露出；绝缘侧墙，位于所述第二芯片的侧壁上；导电层，保形覆盖于所述芯片正面、绝缘侧墙和晶圆正面。

与现有技术相比，本发明的技术方案具有以下优点：