[发明专利]针对PCIE进行SRIS模式选择的系统、方法和装置

说明书

实施例的方面针对促进下游端口以具有独立扩频计时(SSC)的分离参考时钟(SRIS)模式操作的系统、方法和计算机程序产品。系统可以确定下游端口支持一个或多个SRIS选择机制；确定从下游端口到对应的上游端口的系统时钟配置，该对应的上游端口通过符合PCIe的链路连接到下游端口；在下游端口中设置SRIS模式；以及使用所确定的系统时钟配置跨链路从下游端口发送数据。

背景技术

互连可以用于在系统内的不同设备之间提供通信，使用某种类型的互连机制。一种用于计算机系统中的设备之间的通信互连的典型通信协议是快速外围组件互连(PCIExpress^TM(PCIe^TM))通信协议。该通信协议是加载/存储输入/输出(I/O)互连系统的一个示例。典型地根据该协议以非常高的速度串行地执行设备之间的通信。

设备可以跨各种数量的数据链路来连接，每个数据链路包括多个数据通道。上游设备和下游设备在初始化时经历链路训练，以优化跨各种链路和通道的数据传输。

附图说明

图1示出了包括多核心处理器的计算系统的框图的实施例。

图2是根据本公开的实施例的示例快速外围组件互连(PCIe)链路架构的示意图。

图3是根据本公开的实施例的包括支持SRIS模式选择机制比特的链路能力寄存器的示意图示。

图4是根据本公开的实施例的包括支持SRIS模式选择机制比特的链路控制寄存器的示意图示。

图5是根据本公开的实施例的符合PCIe的端口基于SRIS模式选择机制起作用的过程流程图。

图6示出了包括互连架构的计算系统的实施例。

图7示出了包括分层栈的互连架构的实施例。

图8示出了要在互连架构内生成或接收的请求或分组的实施例。

图9示出了互连架构的发射机和接收机对的实施例。

图10示出了包括处理器的计算系统的框图的另一实施例。

图11示出了包括多个处理器插座的计算系统的块的实施例。

图12示出了计算系统的框图的另一实施例。

具体实施方式

在以下描述中阐述了许多具体细节，例如，特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量/高度、特定处理器管线阶段和操作等的示例，以便提供对本发明的透彻理解。然而，对于本领域技术人员显而易见的是，不一定需要采用这些具体细节来实践本发明。在其他实例中，没有详细描述以下公知的组件或方法以免不必要地模糊本发明：例如，特定和替代的处理器架构、用于所描述的算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现方式、代码形式的特定算法表达、特定掉电和门控技术/逻辑以及计算机系统的其他特定操作细节。