[发明专利]半导体器件结构及其制备方法

说明书

本发明提供一种半导体器件结构及其制备方法，制备方法包括：提供半导体衬底，形成有若干个有源区及隔离有源区的隔离结构，每一有源区包括第一接触区及第二接触区；基于不同材料之间不同的刻蚀选择比于有源区内形成若干个栅沟槽结构，以分离第一接触区与第二接触区，栅沟槽结构包括沟槽主体及微沟结构，栅沟槽结构的最大深度小于隔离结构的深度；于栅沟槽结构的内表面形成栅介质层，并于栅沟槽结构内填充栅电极层，以形成埋入式栅极字线结构。本发明通过不同材料间的刻蚀选择比的不同形成特殊的微沟结构，简化制备工艺，提高制备精度，在保持原有器件尺寸的基础上，使沟道面积得以增加，可进一步增加传输通道的宽度，提高场效应晶体管的器件性能。

技术领域

本发明属于集成电路制造技术领域，特别是涉及一种半导体器件结构及其制备方法。

背景技术

随着半导体制程的演进，半导体器件特征尺寸的不断微缩，对于场效应晶体管，由于短沟道效应、亚阈值电流大和栅漏电等问题使晶体管已经难以满足对器件性能的需求。现在越来越多的关注点集中到鳍式场效应晶体管(Fin FET)。

晶体管用于许多不同类型的集成电路，常见的有：逻辑器件、存储器件和模拟电路，其中，存储器件在集成电路产品中占了相当大的比例，存储器基本结构为一个晶体管加一个电容结构，所使用的晶体管为埋入式结构以增加沟道长度。

然而，随着器件尺寸的进一步缩小，现有存储器晶体管的器件性能难以满足更高的要求，需要进一步优化晶体管结构，以进一步提高器件性能，特别是解决短沟道效应、亚阈值电流大和栅漏电等问题导致的存储器中存储晶体管的驱动电压以及导通电流下降等问题。

因此，如何提供一种半导体器件结构及制备方法以解决现有技术中的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件结构及其制备方法，用于解决现有技术中晶体管性能难以满足需求及驱动电压、导通电流下降等问题。

为实现上述目的及其他相关目的，本发明提供一种半导体器件结构的制备方法，所述制备方法包括如下步骤：

1)提供一半导体衬底，在所述半导体衬底内形成若干个有源区及隔离所述有源区的隔离结构，每一所述有源区包括第一接触区及第二接触区；

2)基于不同材料之间不同的刻蚀选择比于所述有源区内形成若干个栅沟槽结构，以分离所述第一接触区与所述第二接触区，其中，所述栅沟槽结构包括沟槽主体及连接于所述沟槽主体下方的微沟结构，且所述栅沟槽结构的最大深度小于所述隔离结构的深度；及

3)于所述栅沟槽结构的内表面形成栅介质层，并于所述栅沟槽结构内填充栅电极层，以形成埋入式栅极字线结构。

作为本发明的一种可选方案，步骤3)后还包括步骤：于所述栅沟槽结构内填充绝缘层，其中，所述绝缘层形成于所述栅介质层的表面且位于所述栅电极层的上表面，所述绝缘层与所述栅电极层填充满所述栅沟槽结构；所述微沟结构的最大高度大于所述栅介质层的厚度。

作为本发明的一种可选方案，步骤2)中，形成所述栅沟槽结构的步骤具体包括：

2-1)于所述半导体衬底上形成刻蚀掩膜层，且所述刻蚀掩膜层上形成有若干个栅沟槽窗口，所述栅沟槽窗口暴露出所述有源区并定义出所述栅沟槽结构的位置；

2-2)于所述栅沟槽窗口中形成刻蚀辅助层及刻蚀体部，其中，所述刻蚀辅助层包括位于所述栅沟槽窗口的底部的刻蚀底部以及位于所述栅沟槽窗口侧壁的刻蚀侧部，所述刻蚀体部位于所述刻蚀底部表面且位于所述刻蚀侧部之间，且所述刻蚀辅助层与所述刻蚀体部之间具有不同的刻蚀选择比；