[发明专利]获取存储模块内部延时阶梯时间的方法及系统

说明书

本发明公开了获取存储模块内部延时阶梯时间的方法及系统，属于通信技术领域。获取存储模块内部延时阶梯时间的方法为在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。本发明通过调整控制单元的通信接口的采样时钟的相位，以及对通信接口进行延时处理，获取在不同采样时钟相位下对应的通信接口的两个边界，再根据不同采样时钟相位下的不同延时阶梯个数计算单个延时阶梯的延时时间，以便于根据实际计算获取的延时阶梯的延时时间对控制单元进行的延时时间进行调整，提高存储模块的稳定性。

技术领域

本发明涉及通信技术领域，尤其涉及一种获取存储模块内部延时阶梯时间的方法及系统。

背景技术

在SDIO(Secure Digital Input and Output Card，安全数字输入输出卡)接口使用中，随着频率的增加，SDIO稳定性的问题也慢慢暴露出来。在实际应用时，如：SDIO单元向SOC芯片读信号时，虽然依据SOC芯片(System-on-a-Chip)的规格可获取其内部延时的单位阶梯的时长，但并不一定是准确的，如果单位阶梯的时长有误，会在寄存器设置时产生误导，进而影响系统在读信号过程中的稳定性。然而目前无法对SOC芯片内部的寄存器的单位阶梯进行测量。

发明内容

针对目前无法对SOC芯片内部的寄存器的单位阶梯进行测量的问题，现提供一种旨在实现可获取存储模块内部延时阶梯时间的方法及系统。

本发明提供了一种获取存储模块内部延时阶梯时间的方法，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；所述方法包括下述步骤：

S1.在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；

S2.根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间。

优选的，所述步骤S1在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界，包括：

S11.在所述采样时钟为默认相位时，对所述通信接口进行延时处理；

S12.判断所述通信接口的通信状态是否正常，若是，执行步骤S15；若否，累计所述通信接口通信异常的次数，执行步骤S13；

S13.获取所述通信接口延时阶梯个数，执行步骤S14；

S14.判断所述通信接口的通信异常的次数是否小于或等于1，若是执行步骤S15，若否执行步骤S2；

S15.调节所述采样时钟的相位，对所述通信接口进行延时处理，执行步骤S12。

优选的，在所述步骤S15中调节所述采样时钟的相位，对所述通信接口进行延时处理，包括：

对所述采样时钟的当前相位进行90度的相移调整，对所述通信接口进行延时处理。

优选的，在所述S2中根据所述通信接口的两个边界之间的延时阶梯个数之差计算一个所述延时阶梯的延时时间，包括：

根据所述通信接口中任一数据接口的两个边界之间的延时阶梯个数之差，以及获取所述两个边界时对应的所述采样时钟的两个相位差计算一个所述延时阶梯的延时时间。

本发明还提供了一种获取存储模块内部单位延时阶梯时间的系统，所述存储模块包括存储单元和控制单元，根据所述控制单元的采样时钟的上升沿对所述控制单元的通信接口进行采样；包括：

处理单元，用于在至少两个不同相位的采样时钟下，分别对所述通信接口进行延时处理，获取所述通信接口的两个边界；