[发明专利]空气隙形成方法

说明书

本公开提供了一种空气隙形成方法，属于半导体技术领域。该方法包括：形成第一介电层内的多个相互隔离的金属线；在所述第一介电层上沉积第二介电层；在所述金属线之间的区域形成从所述第二介电层开口的沟槽，所述沟槽的底部位于所述第一介电层内，且所述沟槽与所述金属线之间被所述第一介电层的材料隔开；在所述第二介电层上沉积第三介电层，使所述第三介电层覆盖所述沟槽的开口，形成所述金属线之间的空气隙；其中，所述第三介电层在所述第二介电层上的沉积速率大于所述第三介电层在所述第一介电层上的沉积速率。本公开可以有效地形成半导体器件中的空气隙，降低金属线之间的寄生电容，且形成过程的工艺流程简单，适用性强。

技术领域

本公开涉及半导体技术领域，尤其涉及一种空气隙形成方法。

背景技术

随着半导体及集成电路制造技术的发展，芯片的特征尺寸越来越小。在半导体的金属互连结构中，相邻金属线之间的距离也变得越来越小，导致其间产生的电容越来越大。该电容也称寄生电容，不仅增加器件的电阻-电容响应时间，也影响芯片的可靠性。

为了降低寄生电容，目前业界常用的做法是在金属线之间采用低介电常数的材料进行填充，例如硅氧化物、碳基材料或硅基高分子材料等，可以将介电常数降低到3左右，仍然距离理想的寄生电容水平有一定的差距。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种空气隙(Air Gap)形成方法，进而至少在一定程度上克服现有的金属互连结构中寄生电容过高的问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种空气隙形成方法，包括：形成第一介电层内的多个相互隔离的金属线；在所述第一介电层上沉积第二介电层；在所述金属线之间的区域形成从所述第二介电层开口的沟槽，所述沟槽的底部位于所述第一介电层内，且所述沟槽与所述金属线之间被所述第一介电层的材料隔开；在所述第二介电层上沉积第三介电层，使所述第三介电层覆盖所述沟槽的开口，形成所述金属线之间的空气隙；其中，所述第三介电层在所述第二介电层上的沉积速率大于所述第三介电层在所述第一介电层上的沉积速率。

在本公开的一种示例性实施例中，所述形成第一介电层内的多个相互隔离的金属线包括：在所述第一介电层内刻蚀出多个金属线沟槽；在所述金属线沟槽的内壁形成金属阻挡层；在所述金属阻挡层上方沉积所述金属线，以填充所述金属线沟槽。

在本公开的一种示例性实施例中，所述金属线的材质包括Cu，所述金属阻挡层的材质包括Ta或TaN。

在本公开的一种示例性实施例中，在所述第一介电层上沉积第二介电层时包括：在所述第一介电层上沉积介电阻挡层；在所述介电阻挡层上沉积所述第二介电层。

在本公开的一种示例性实施例中，所述介电阻挡层的材质包括SiN、SiC或SiCN；在所述第一介电层上沉积介电阻挡层时包括：通过PECVD(等离子增强化学气相沉积)在所述第一介电层上沉积所述介电阻挡层。

在本公开的一种示例性实施例中，所述第一介电层包括PETEOS氧化层。

在本公开的一种示例性实施例中，在所述第一介电层上沉积第二介电层时还包括：以SiH₄与N₂O为原料气体，通过PECVD在所述PETEOS氧化层上沉积所述第二介电层，其中沉积速率为

在本公开的一种示例性实施例中，在所述第二介电层上沉积第三介电层时还包括：以O₃与TEOS为原料气体，通过SACVD(亚常压化学气相沉积)在所述第二介电层上沉积所述第三介电层，其中所述SACVD的条件包括：沉积温度为350～400℃，原料气体O₃与TEOS的流量比为5:1～20:1。