[发明专利]低待机功耗的数字调频电路

权利要求书

1.一种低待机功耗的数字调频电路，其特征在于，包括变压器、控制器、MOS管Q1以及假负载；

所述变压器的原边包括主绕组与辅助绕组，其副边包括输出绕组；主绕组的第一端接输入电压，其第二端与MOS管Q1的漏极连接，MOS管Q1的源极通过电阻R2接地；辅助绕组的第一端与采样电阻R3的第一端、二极管D1的正向端连接；采样电阻R3的第二端与采样电阻R4的第一端连接，二极管D1的反向端与控制器的VCC端、电容C1的第一端连接，控制器的GND引脚接地；采样电阻R4的第二端、电容C1的第二端接地；输出绕组的第一端与二极管D2的正向端连接，二极管D2的反向端与电容C2的第一端、假负载的第一端连接；输出绕组的第二端与电容C2的第二端、假负载的第二端连接；

所述控制器包括比较器、加减计数器、数模转换器、压控振荡器、以及驱动电路；比较器的同向端与采样电阻R3的第二端、采样电阻R4的第一端连接，其反向端接入设定的参考电压V_REF，其输出端与加减计数器的第一输入端连接；加减计数器的输出端通过数模转换器与压控振荡器的输入端连接；压控振荡器的输出端与加减计数器的第二输入端、驱动电路的输入端连接，驱动电路的输出端与MOS管Q1的栅极连接；

当输出电压增大，辅助绕组经过采样电阻R3与采样电阻R4分压所得的反馈电压V_FB大于控制器内部设定的参考电压V_REF时，此时比较器输出端输出的误差信号为低电平，以CLK信号为时钟信号的加减计数器减一；然后再将加减计数器的输出误差信号通过数模转换器转换为模拟电压信号，再经过压控振荡器得到频率减小的CLK信号，所述CLK信号一方面作为加减计数器的时钟信号，另一方面所述CLK信号通过驱动电路得到频率减小的GATE驱动信号，最后通过GATE驱动信号驱动MOS管Q1；这时，输出绕组整流滤波得到的输出电压减小；

当输出电压减小，辅助绕组经过采样电阻R3与采样电阻R4分压所得的反馈电压V_FB小于控制器内部设定的参考电压V_REF时，此时比较器输出端输出的误差信号为高电平，以CLK信号为时钟信号的加减计数器加一；然后再将加减计数器的输出误差信号通过数模转换器转换为模拟电压信号，再经过压控振荡器得到频率增大的CLK信号，所述CLK信号一方面作为加减计数器的时钟信号，另一方面所述CLK信号通过驱动电路可得到频率增大的GATE驱动信号；最后通过GATE驱动信号驱动MOS管Q1；这时，输出绕组整流滤波得到的输出电压增大。

2.如权利要求1所述的低待机功耗的数字调频电路，其特征在于，所述假负载的阻值大于10000欧姆。