[发明专利]栅压自举开关

说明书

本发明公开了栅压自举开关，涉及模拟电路技术领域，包括第一电容和多个MOS管，MOS管包括第一PMOS管、第一NMOS管、第二NMOS管、第二PMOS管、第三PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、自举开关和衬底开关，衬底开关与自举开关连接。本发明通过在自举开关上接入衬底开关，即第七NMOS管和第八NMOS管，使得在采样时，自举开关的栅极电位与衬底电位保持一致，所以就能减小MOS管二级效应中体效应，降低了谐波失真，同时保证了采样开关SW的线性度，提高了采样开关电路的精度，大大减小了开关线性对ADC精度的影响。

技术领域

本发明涉及模拟电路技术领域，尤其涉及栅压自举开关。

背景技术

随着集成电路工艺技术的进步以及通信和多媒体市场的快速增长，数字信号处理技术也得到了迅猛发展并广泛地应用于各个领域。数字信号具有抗干扰能力强、易于集成、功耗小、成本低的综合优势，因此越来越多的模拟信号处理逐渐被数字信号技术所取代。然而，自然界的光、热、声、电、磁等信号都是模拟量，为了使这些模拟信号能够被数字系统处理，需要将这些在时间上连续的模拟信号转换为离散的数字信号，而模数转换器(Analogto Digital Converter,ADC)就是实现该功能的模块。作为模拟与数字电路的关键接口，ADC对整个混合信号系统的性能至关重要。SAR ADC中通过控制开关的闭合和关断从而实现ADC对输入信号的采样和保持，开关存在非理想因素，会引入増益误差，直流失调和非线性误差，影响采样电路的精度和速度,而采样电路采样精度的下降会直接影响的精度，所以SAR ADC设计过程中，要选择对采样电路精度影响比较小的采样开关，满足SAR ADC系统设计要求。

传统的栅压自举开关电路结构如图1所示，由采样开关SW和栅压自举电路构成，其中栅压自举开关包括电容C1和MOS管M1～M9，其工作原理为：

(1)当电路处于采样阶段时，CLK为高电平，M2导通，M5栅极接地，从而M5导通，抬高M6、SW的栅压，M3和M4截止，M9导通，采样开关SW闭合，由于C1中存储的总电荷不变，C1接到SW的栅源极，SW的栅级抬高至VDD+Vin，SW的栅源极电压是VDD。

(2)当电路处于保持阶段时，CLK为低电平，M1、M3和M4导通，M5栅极接VDD，M5截止，M9截止，采样开关SW断开，通过M3和M4给电容C1充电至VDD，电容C1中存储了C1*VDD的电量。电容C1和采样开关SW分离，SW的漏极和源极分别通过M3、M7和M8接地，从而放电。

采样开关的导通电阻为

其中，μ_n为载流子迁移率，C_ox为采样开关管单位面积栅电容，W/L为采样开关宽长比，V_GS为采样开关栅源电压，V_TH0为开关管导通阈值电压，V_SB为开关管源衬电势差，γ为体效应系数。

利用栅压自举开关电路，改善了开关栅源电压V_GS变化引起的非线性失真，但是其忽略了由体效应引起的V_TH0的变化带来的线性问题。

发明内容

有鉴于此，本发明的目的是提供栅压自举开关，通过在采样开关的栅极连接衬底开关，来减小体效应。

本发明通过以下技术手段解决上述技术问题：栅压自举开关，包括第一电容和多个MOS管，所述MOS管包括第一PMOS管、第一NMOS管、第二NMOS管、第二PMOS管、第三PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、自举开关和衬底开关，所述第一PMOS管、第二PMOS管的源极均连接工作电压VDD,所述第一PMOS管的漏极连接第一NMOS管的漏极，所述第一PMOS管与第一NMOS管的栅极均连接第一时钟信号CLK,所述第一NMOS管的源极连接第二NMOS管的漏极，所述第二NMOS管的栅极连接第二时钟信号CLK-，所述第二时钟信号CLK-是第一时钟信号CLK的反相信号，所述第二NMOS管的源极接地；