[发明专利]一种半导体结构的形成方法

说明书

本发明公开了一种半导体结构的形成方法，包括：在半导体衬底上形成硬掩模层和鳍形结构的光刻图形；对硬掩模层和半导体衬底进行图形化，获得具有陡直侧壁形貌的鳍形结构；在鳍形结构的侧壁表面形成保护层；对鳍形结构下方的半导体衬底进行刻蚀，形成隔离结构凹槽；在隔离结构凹槽内填充介质层及进行平坦化；对介质层进行凹槽刻蚀，形成鳍形结构和具有倾斜侧壁的隔离结构。本发明可分别调节鳍形结构与隔离结构两者侧壁的物理形貌，改善工艺精度、均匀性和稳定性，有助于提升场效应管器件的电学性能及器件的可靠性。

技术领域

本发明涉及半导体集成电路制造工艺技术领域，更具体地，涉及一种具有鳍形结构和隔离结构的半导体结构的形成方法。

背景技术

当半导体工艺发展到22nm技术节点后，CMOS制造工艺开始从平面型晶体管向三维FinFET器件结构过渡。与平面型晶体管相比，FinFET器件改进了对沟道的控制，减小了短沟道效应。此外，平面型晶体管的栅极位于沟道上方，而FinFET的栅极则通常从三面包围沟道，从而可在两侧对沟道进行静电控制。上述器件结构的变革给CMOS制造工艺带来了极大的挑战。在22nm工艺节点，鳍形(Fin)结构的高宽比通常大于3，对于体硅FinFET器件而言，较高的鳍形结构使相应的鳍形结构刻蚀、隔离结构的凹槽刻蚀及形貌控制变得更为困难。

主流的FinFET工艺流程根据衬底类型，可分为SOI基片工艺流程或体硅基片工艺流程。由于SOI基片的氧化埋层可以控制鳍形结构的高度及实现鳍之间的电学隔离，因而工艺流程相对简单。但限于器件成本及其它因素考虑，基于体硅基片的工艺流程也日益受到重视。对于体硅基片工艺开发，由于不存在本征隔离层，鳍形结构的底部不存在清晰界面，其高度与宽度一致性控制更为困难。

此外，鳍形结构的形貌控制也是工艺难点之一，数据仿真结果表明，鳍形结构保持接近垂直的状态，有助于改善优化器件的相关电学性能(如能明显增大开关电流比)。但与之相反，隔离结构通常需要有源区侧壁保持一定的斜率，这有助于介质材料的填充及便于对鳍形结构底部进行离子注入以实现器件隔离。而在常规工艺流程中，鳍形结构及有源区结构是通过一次图形化工艺形成的，整体形貌及侧壁斜率通常较为一致，难以分别形成理想的鳍形结构及有源区结构形貌。

鉴于上述问题，可以通过调整工艺流程，增加相应工艺步骤以分别形成鳍形结构及隔离结构。

公开号为CN1581431A的中国发明专利申请《多结构的硅鳍形及制造方法》公开了一种上下区域具有不同形貌的鳍形结构。然而，该申请侧重于对工艺流程的描述，而对其中具体适用的工艺步骤没有作详细说明，因而在实际工艺中对实现理想的鳍形结构及有源区结构形貌仍存在相当难度。

因此，针对上述鳍形结构的工艺开发，有必要提供一种具备可操作性、工艺均匀性及稳定性较好的新工艺方法。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种具有鳍形结构和隔离结构的半导体结构的形成方法。

为实现上述目的，本发明的技术方案如下：

一种半导体结构的形成方法，其特征在于，包括以下步骤：

提供一半导体衬底，在所述半导体衬底上形成硬掩模层；

在所述硬掩模层上形成鳍形结构的光刻图形；

利用所述光刻图形为掩模，对其下方的硬掩模层和半导体衬底进行图形化，获得硬掩模层图形及带有鳍形结构的半导体衬底；所述鳍形结构具有陡直的侧壁形貌；

在所述鳍形结构的侧壁表面形成保护层；

利用所述鳍形结构为掩模，对其下方的半导体衬底进行刻蚀，形成隔离结构凹槽；

在所述隔离结构凹槽内填充介质层，直至将所述鳍形结构覆盖；

对所述介质层进行平坦化，直至鳍形结构顶部的硬掩模层暴露；