[发明专利]半导体器件的制备方法和半导体器件

说明书

本发明实施例公开了一种半导体器件的制备方法和半导体器件。制备方法包括：提供具有多个有源区的衬底，有源区包括源漏极区和位线接触区，有源区设置字线段和掩埋字线段的字线绝缘结构，位线接触区相对凹陷于源漏极区；在源漏极区上形成保护层，且保护层覆盖字线绝缘结构并具有在位线接触区上形成的接触通道，接触通道连通到位线接触区；在位线接触区上形成阻挡层，阻挡层覆盖接触通道的侧壁和底部；在保护层上及接触通道内形成覆盖阻挡层的位线材料层；图案化位线材料层，以在接触通道之上形成高于保护层的位线层，位线层还具有一体形成在接触通道内的位线接触部，阻挡层位于位线接触部和位线接触区之间。上述制备方法制备的半导体器件。

技术领域

本发明涉及半导体动态随机存储器(Dynamic Random Access Memory，DRAM)制造技术领域，特别涉及一种半导体器件的制备方法和使用该制备方法制备出的半导体器件。

背景技术

动态随机存取存储器中包括多个存储单元，每个存储单元包含一个MOS晶体管和一个存储电容，MOS晶体管是金属氧化物半导体场效应晶体管(Metal-Oxide-Semi-conductor Field Effect Transistor)的简称。MOS晶体管依靠与漏极连接的位线(BitLines)对存储电容进行充放电，所以位线的阻值大小影响着存储电容充放电的速度。目前的位线由多晶硅层和金属层形成。包括多晶硅层和金属层的位线，阻值较大，导致流过位线的电流较小，进而导致对存储电容的充放电速度较慢。

因此，如何降低位线的电阻，是本领域技术人员急需要解决的技术问题。

在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。

发明内容

有鉴于此，本发明实施例提供了一种半导体器件的制备方法和使用该制备方法制备的半导体器件，以至少解决背景技术中存在的技术问题。

本发明实施例的技术方案是这样实现的，根据本发明的实施例，提供了一种半导体器件的制备方法，包括如下步骤：

提供具有多个有源区的衬底，所述有源区包括源漏极区和在所述源漏极区之间的位线接触区，所述有源区在所述源漏极区和所述位线接触区之间设置字线段和掩埋所述字线段的字线绝缘结构，所述位线接触区相对凹陷于所述源漏极区；

在所述源漏极区上形成保护层，且所述保护层覆盖所述字线绝缘结构并具有在所述位线接触区上形成的接触通道，所述接触通道连通到所述位线接触区；

在所述位线接触区上形成阻挡层，所述阻挡层至少覆盖所述接触通道的侧壁和底部，所述阻挡层再定义所述接触通道的宽度；

在所述保护层上及所述接触通道内形成位线材料层，所述位线材料层还覆盖所述阻挡层；

图案化所述位线材料层，以在所述接触通道之上形成高于所述保护层的位线层，所述位线层还具有一体形成在所述接触通道内的位线接触部，所述阻挡层位于所述位线接触部和所述位线接触区之间。

本发明实施例还提供一种半导体器件，包括：

具有多个有源区的衬底，所述有源区包括源漏极区和在所述源漏极区之间的位线接触区，所述有源区在所述源漏极区和所述位线接触区之间设置字线段和掩埋所述字线段的字线绝缘结构，所述位线接触区相对凹陷于所述源漏极区；

保护层，形成于所述源漏极区上，所述保护层覆盖所述字线绝缘结构并具有在所述位线接触区上形成的接触通道，所述接触通道连通到所述位线接触区；

阻挡层，覆盖所述接触通道的侧壁和底部；

位线层，形成在在所述接触通道之上且高于所述保护层，且所述位线层覆盖所述阻挡层，所述位线层还具有一体形成在所述接触通道内的位线接触部。