[发明专利]一种SAR ADC电容阵列的共模电压校正电路及其校正方法

说明书

本发明属于集成电路技术领域，涉及一种SAR ADC电容阵列的共模电压校正电路，包括差分电容阵列、共模电压校正电路、比较器及SAR控制逻辑电路，所述差分电容阵列的上极板接比较器的输入端，所述SAR控制逻辑电路输出的控制信号接入差分电容阵列的下级板，同时接入共模电压校正电路的输入端，所述共模电压校正电路的输出端接比较器的输入端；本发明通过引入共模电压校正电路，使SAR ADC在比较过程中共模电压始终保持在Vsubgt;ref/subgt;/2附近，解决了由于共模电压漂移而引起的SAR ADC线性度失真的问题。

技术领域

本发明属于集成电路技术领域，尤其涉及一种SAR ADC电容阵列的共模电压校正电路及其校正方法。

背景技术

逐次逼近型模数转换器(SAR ADC)是一种中高精度、低转换速率的超低功耗模数转换器。SAR ADC主要包括采样保持电路、比较器、数模转换器(DAC)模块和控制逻辑等模块。相比较于其他结构的模数转换器(ADC)，SAR ADC具有结构简单、面积小、功耗低等优点，因而广泛应用在便携式、医疗等设备中。

在SAR ADC的电路中，由于传统电荷再分配SAR ADC的电容阵列电容值呈指数递增，DAC模块消耗的功耗在SAR ADC电路整体功耗占有相当大的比重。近年来，对DAC电容阵列功耗优化做了很多研究，主要分为共模电压下降和共模电压升高的两种开关策略。共模电压下降的开关策略是单调开关切换策略，可以在不引入额外的参考基准的情况下降低DAC电容阵列的功耗；但是其共模电压在转换过程中是单边切换，因此逐渐降低至0V，造成了后续的比较器需要在很低的共模电压下工作，增加了电路设计的难度。因此，共模电压下降的策略不利于降低DAC功耗和电路复杂度。共模电压升高的开关策略由于在前两次比较过程中都不存开关功耗，且它的DAC模块中电容阵列的能量利用率很高，非常适合低功耗电路的应用。但是，共模电压升高的开关策略在采样阶段最高位电容的下极板接地，第一次比较之后，最高位电容下极板连接的开关向高电平切换，导致前几次的比较过程中共模电压大于V_ref/2，从而引起比较器输入端共模电压的失调。

因此在共模电压较正方面有很大的研究空间。本发明提出一种共模电平校正电路，可以校正逐次逼近型模数转换器中共模电压升高的开关策略的共模电压，减小由于共模电压失真引起的SAR ADC的线性失真。

发明内容

本发明的目的是：克服现有共模电压升高的开关策略中比较器输入端共模电压的失调问题，提出一种SAR ADC电容阵列的共模电压校正电路及其校正方法，使SAR ADC在比较过程中共模电压始终保持在V_ref/2附近，从而解决由于共模电压漂移而引起的ADC线性度失真的问题。

为实现以上技术目的，本发明的技术方案是：一种SAR ADC电容阵列的共模电压校正电路，其特征在于：包括差分电容阵列、共模电压校正电路、比较器及SAR控制逻辑电路，所述差分电容阵列的上极板接比较器的输入端，所述SAR控制逻辑电路输出的控制信号接入差分电容阵列的下级板，同时接入共模电压校正电路的输入端，所述共模电压校正电路的输出端接比较器的输入端。

进一步地，所述差分电容阵列包括P端电容阵列和N端电容阵列。