[发明专利]半导体装置及其形成方法有效
申请号: | 201811049497.0 | 申请日: | 2018-09-10 |
公开(公告)号: | CN110707038B | 公开(公告)日: | 2022-03-22 |
发明(设计)人: | 张峰溢;李甫哲;张翊菁;黄楷珞;林盈志;林刚毅 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/033 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 形成 方法 | ||
1.一种半导体装置,其特征在于,包含:
基底,设置有浅沟槽隔离与主动区;
栅极结构,设置在该基底上,覆盖该主动区与该浅沟槽隔离之间的交界;
第一介电层,设置在该基底上,覆盖该栅极结构;
第一插塞和第三插塞,设置在该第一介电层内,该第一插塞直接接触该栅极结构的一导电层与该主动区;
第二介电层,设置在该第一介电层上,其中,该第一插塞与该栅极结构被该第一介电层与该第二介电层完全覆盖;以及
两条第一导线和第二导线,设置在该第二介电层内,
其中,该第三插塞与该第二导线电连接,且该两条第一导线之一位于该第二导线与该第一插塞之间。
2.依据权利要求1所述的半导体装置,其特征在于,该栅极结构与该第一插塞设置于该两条第一导线之间。
3.依据权利要求1所述的半导体装置,其特征在于,该两条第一导线和该第二导线不直接接触该第一插塞。
4.依据权利要求1所述的半导体装置,其特征在于,该栅极结构还包含间隙壁,该第一插塞直接接触该间隙壁。
5.依据权利要求1所述的半导体装置,其特征在于,该基底包含第一区域与环绕该第一区域的第二区域,该栅极结构与该第一插塞都设置在该第二区域内。
6.依据权利要求5所述的半导体装置,其特征在于,还包含:
多个位线与多个第二插塞,相互交替地设置在该基底上,位于该第一区域内;以及
多个接触垫,设置在该些第二插塞上,以分别连接该些第二插塞。
7.依据权利要求6所述的半导体装置,其特征在于,该些接触垫与该两条第一导线和该第二导线包含相同材质。
8.一种半导体装置的形成方法,其特征在于,包含:
提供基底,该基底形成有浅沟槽隔离与主动区;
在该基底上形成目标层;
在该目标层上形成掩模层,该掩模层包含封闭矩圈状的沟槽;
在该掩模层上形成第一光致抗蚀剂层,该第一光致抗蚀剂层包含多个相互平行且朝向第一方向延伸的多个第一图案,该些第一图案部分重叠于该封闭矩圈状的沟槽;
通过该第一光致抗蚀剂层与该掩模层图案化该目标层,形成多个第一目标图案与多个第二目标图案,该些第二目标图案彼此对称且具有大于该些第一目标图案的间距。
9.依据权利要求8所述的半导体装置的形成方法,其特征在于,该些第二目标图案具有方括号形状。
10.依据权利要求8所述的半导体装置的形成方法,其特征在于,在形成该第一光致抗蚀剂层之前还包含:
形成第二光致抗蚀剂层,该第二光致抗蚀剂层包含开口;
在该开口侧壁上形成间隙壁;
形成牺牲层填满该开口;以及
通过该牺牲层与该第二光致抗蚀剂层图案化该掩模层。
11.依据权利要求10所述的半导体装置的形成方法,其特征在于,还包含:
在图案化该掩模层之前,移除该间隙壁。
12.依据权利要求11所述的半导体装置的形成方法,其特征在于,形成该目标层之前还包含:
在该基底上形成栅极结构,覆盖该主动区与该浅沟槽隔离之间的交界;
形成第一介电层覆盖该栅极结构;以及
在该第一介电层内形成第一插塞,该第一插塞直接接触该栅极结构的导电层与该主动区,该第一插塞与该栅极结构形成在该些第二目标图案之间。
13.依据权利要求12所述的半导体装置的形成方法,其特征在于,还包含:
形成第二介电层,覆盖该第一插塞与该栅极结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811049497.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:形成绝缘结构的方法
- 下一篇:半导体装置和制造该半导体装置的方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造