[发明专利]半导体器件及其制造方法有效
申请号: | 201811052382.7 | 申请日: | 2018-09-10 |
公开(公告)号: | CN109494225B | 公开(公告)日: | 2023-09-29 |
发明(设计)人: | 山口直 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H10B41/35 | 分类号: | H10B41/35;H10B43/35;H01L29/41 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李辉;董典红 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,包括:
第一突出单元,所述第一突出单元是半导体衬底的一部分,从所述半导体衬底的上表面突出,并沿着所述半导体衬底的主表面在第一方向上延伸;
第一栅极电极,所述第一栅极电极在与所述第一方向正交的第二方向上延伸,并且被形成为通过第一栅极绝缘膜覆盖所述第一突出单元的第一部分的上表面和侧表面;
第一硅化物层和第二硅化物层,所述第一硅化物层形成第一源极区域的一部分,所述第二硅化物层形成第一漏极区域的一部分,所述第一硅化物层和所述第二硅化物层以在所述第一方向上在其间夹有所述第一部分的方式而形成;以及
第二栅极电极,在所述第二方向上延伸并且被形成为通过第二栅极绝缘膜覆盖所述第一突出单元的第二部分的上表面和侧表面,
其中所述第一栅极绝缘膜具有电荷存储层,
其中所述第二栅极电极与所述第一栅极电极相邻形成,
其中所述第一栅极电极、所述第二栅极电极、所述第一栅极绝缘膜、所述第二栅极绝缘膜、所述第一源极区域和所述第一漏极区域形成非易失性存储器单元,
其中所述第一硅化物层和所述第二硅化物层以在所述第一方向上在其间夹有所述第一部分和所述第二部分的方式而形成,
其中所述第一硅化物层形成所述第一源极区域的90%或更多,以及
其中所述第二硅化物层形成所述第一漏极区域的90%或更多。
2.根据权利要求1所述的半导体器件,
其中所述第一源极区域包括形成在所述第一突出单元中的第一半导体区域,以及
其中所述第一漏极区域包括形成在所述第一突出单元中的第二半导体区域,
其中所述第一半导体区域位于比所述第一硅化物层更靠近所述第一栅极电极的位置中,以及
其中所述第二半导体区域位于比所述第二硅化物层更靠近所述第一栅极电极的位置中。
3.根据权利要求1所述的半导体器件,
其中所述第一硅化物层和所述第二硅化物层中的每一个包括Ni和Si。
4.根据权利要求3所述的半导体器件,
其中所述第一硅化物层和所述第二硅化物层中的每一个由NiSi形成。
5.根据权利要求1所述的半导体器件,
其中所述第一硅化物层和所述第二硅化物层中的每一个由NiSi2或CoSi2形成。
6.根据权利要求1所述的半导体器件,
其中根据SSI方法执行针对所述非易失性存储器单元的写入操作。
7.根据权利要求1所述的半导体器件,还包括:
第二突出单元,所述第二突出单元是所述半导体衬底的一部分,从所述半导体衬底的所述上表面突出,并沿着所述半导体衬底的主表面在第一方向上延伸;
第三栅极电极,所述第三栅极电极在所述第二方向上延伸并且被形成为通过第三栅极绝缘膜覆盖所述第二突出单元的第三部分的上表面和侧表面;
第一外延层,所述第一外延层被形成为覆盖所述第二突出单元的第四部分的上表面和侧表面;
第二外延层,所述第二外延层被形成为覆盖所述第二突出单元的第五部分的上表面和侧表面;
第三半导体区域,所述第三半导体区域被形成在所述第一外延层和所述第四部分中;
第四半导体区域,所述第四半导体区域被形成在所述第二外延层和所述第五部分中;
第三硅化物层,所述第三硅化物层被形成在所述第一外延层之上;和
第四硅化物层,所述第四硅化物层被形成在所述第二外延层之上,
其中所述第四部分和所述第五部分以在所述第一方向上在其间夹有所述第三部分的方式而定位,
其中所述第三半导体区域形成第二源极区域的一部分,以及
其中所述第四半导体区域形成第二漏极区域的一部分。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811052382.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:非挥发性存储器装置及其制造方法
- 下一篇:半导体器件及其制造方法