[发明专利]基于FPGA的线阵CCD波形校正方法及装置在审
| 申请号： | 201811053484.0 | 申请日： | 2018-09-11 |
| 公开（公告）号： | CN109151459A | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 黄继业;陈派宁;龚南飞;高明煜;杨宇翔;李芸 | 申请（专利权）人： | 杭州电子科技大学 |
| 主分类号： | H04N17/00 | 分类号： | H04N17/00 |
| 代理公司： | 浙江永鼎律师事务所 33233 | 代理人： | 陆永强 |
| 地址： | 310018 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 校正系数 原始图像数据 线阵CCD传感器 外部控制器 线阵CCD 相乘 外部存储器 波形校正 缓存模块 数据传输模块 波形畸变 驱动模块 实时校正 外部控制 校正结果 原始数据 储存器 备份 校正 传输 驱动 输出 外部 | ||
1.一种基于FPGA的线阵CCD波形校正方法，其特征在于，包括以下步骤：
101：FPGA通过驱动线阵CCD获取一行原始图像数据，并缓存于FPGA中；
102：外部控制器通过向FPGA发出请求，经过数据传输，从FPGA端获取一行原始图像数据；
103：重复步骤101、102若干次，直到外部控制器获得多行原始图像数据组成一帧原始图像数据；
104：外部控制器通过对一帧原始图像数据的计算得到一系列校正系数；
105：外部控制器将所得到的一系列校正系数存储到外部储存器中，并把这一系列校正系数传回FPGA端；
106：FPGA端接收所传的一系列校正系数，并缓存；
107：FPGA在下一个线阵CCD驱动周期，在获取原始图像数据的同时，从自身缓存中取出所缓存的校正系数，将其于对应的原始图形数据相乘得到校正后的图像数据。
2.根据权利要求1所述的方法，其特征在于，在所述105之前还包括对104中的一系列校正系数进行放大操作。
3.根据权利要求1所述的方法，其特征在于，在所述107之后还包括将所述相乘后的图像数据进行缩小操作。
4.根据权利要求1所述的方法，其特征在于，在所述105中，在第一次105完成之后，对104中所述的一系列校正系数，外部控制器直接从外部存储器中得到，而不需要经过101-103重新计算得到。
5.采用权利要求1-4之一所述方法的装置，其特征在于，包括FPGA、外部控制器、外部存储器、线阵CCD传感器，其中，
所述FPGA通过驱动所述线阵CCD传感器获取原始图像数据，将原始图像数据传输至外部控制器，从外部控制器或外部存储器接收校正系数，用于将原始数据与校正系数相乘得到校正结果并输出，所述FPGA包括线阵CCD驱动模块、原始图像数据缓存模块、数据传输模块、校正系数缓存模块和校正系数实时相乘模块；
所述外部控制器，用于系统工作流程控制，从FPGA端接收原始数据并计算校正系数，将计算得到的校正系数回传至FPGA端及外部存储器端；
所述外部存储器，用于存储从外部控制器所计算得到的校正系数，并在再次校正时直接供外部控制器读取。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学，未经杭州电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811053484.0/1.html，转载请声明来源钻瓜专利网。
